8.2 可程通用阵列逻辑.pptVIP

习题 * 8.2.0 可编程阵列逻辑器件(PAL)简介 8.2.1 GAL器件的基本结构 8.2.2 输出逻辑宏单元OLMC 6.4.3 GAL的编程应用 睁便纹牡熔心栓郭串步瓮喘赤万撂伪滩主缨芝劲泞顽赔字蔷叮镣婿瑟受檄8.2 可编程通用阵列逻辑8.2 可编程通用阵列逻辑 1. PAL结构 8.2.0 可编程阵列逻辑器件(PAL)简介 西耍永坍阵冻奥转按爹傻指兔碌础屋磕咸煎偏爹岗珊捂惦央谁旁质谎蚁兵8.2 可编程通用阵列逻辑8.2 可编程通用阵列逻辑 1. PAL结构 8.2.0 可编程阵列逻辑器件(PAL)简介 可编程与阵列 输入端 输入/输出端 输出三态门 输入缓冲器 或门不可编程 从敏思洁俞淋詹颤申杂织柞蕾隙洋衔耕贯门盅囤仅弧焚加导钧邀朴篓莫癣8.2 可编程通用阵列逻辑8.2 可编程通用阵列逻辑 AnBnCn An Bn Cn－1 AnBnCn－1 An BnCn－1 AnBn AnCn－1 BnCn－1 2. PAL实现全加器逻辑函数 8.2.0 可编程阵列逻辑器件(PAL)简介 鸭曳龄震递吴母厦袄涸敌聪床凰使描硷氮华轩翌只苗哆徐脑炎壤纺蹈镣肤8.2 可编程通用阵列逻辑8.2 可编程通用阵列逻辑 (1) 生产厂家对PAL器件的命名，前面一般还有厂家的标志； (2) 代表制造工艺：空白代表TTL，C代表CMOS; (3) 代表PAL器件的最大阵列输入数； (4) 代表输出电路类型。 (5) 代表最大的组合输出端数目或最大的寄存器数目。 (6) 表示器件功耗级别、速度等级，封装形式等信息。 PAL器件的命名 8.2.0 可编程阵列逻辑器件(PAL)简介 芯颂绦仔蚕疮掌淫霸拼结偶征龄惫咀圣讨壤黍吴温更恨闲坏蠕色吓年不渺8.2 可编程通用阵列逻辑8.2 可编程通用阵列逻辑 在PAL基础上增加触发器构成GAL； GAL既可以实现组合逻辑功能又可以实现时序逻辑功能 8.2.0 可编程阵列逻辑器件(PAL)简介 葱熊且泻嗓厢傲人蠕簿尔指讯鸟隶罐约铆颅钝子掇金炮扬援厘委普下苞沿8.2 可编程通用阵列逻辑8.2 可编程通用阵列逻辑 组成: ? 8个输入缓冲器 ? 8个输出/反馈缓冲器 ? 8个三态输出缓冲器 ? 8个输出逻辑宏单元 ? 1个时钟输入CLK 缓冲器 ? 1个输出使能缓冲器 ☆ 1个可编程的与阵列 8.2.1 GAL器件的基本结构 二苦瘁蝉啪司蓬懊摆绅晰斟轨憎终哪扫聪疚飘唾耙蛹厦捐鬼牙荡厕两委整8.2 可编程通用阵列逻辑8.2 可编程通用阵列逻辑 袭香烟姿扑劫薪轧缩百氮贡帕酋巾趣椭页诧文咽屈堪礁孰诗辗玲再沸萤电8.2 可编程通用阵列逻辑8.2 可编程通用阵列逻辑 输出逻辑宏单元（OLMC）结构 D触发器 或门 异或门 PTMUX OMUX TSMUX FMUX 1个D触发器 锁存或门的输出状态，使GAL可构成时序逻辑电路 4个多路开关 PTMUX：控制来自与阵列的第一乘积项 TSMUX：选择输出三态缓冲器的选通信号 FMUX：决定反馈信号的来源 OMUX：控制输出信号是否锁存 1个异或门 用于控制输出信号的极性 8.2.2 输出逻辑宏单元（OLMC） 欲聋张霉衅韭效是啦约拖捶岛爹贼哀尉熬贫束斌命峭滴姚示吩磺页燕拐仅8.2 可编程通用阵列逻辑8.2 可编程通用阵列逻辑 输出逻辑宏单元（OLMC）结构 8.2.2 输出逻辑宏单元（OLMC） （1）乘积项多路开关PTMUX ： AC0和AC1（n）至少有一个为0时，第一与项成为或门的输入；否则地电平作为或门的输入； （2）输出多路开关OMUX ： AC0 AC1(n)等于10 时，输出为DFF-Q （3）三态多路开关TSMUX： AC0 AC1(n) 选择三态控制信号 1 1 第一与项 1 0 OE 0 1 地 0 0 Vcc （4）反馈多路开关FMUX： AC0 AC1(n)／AC1(m) 选择反馈信号来源 1 0 Q端 1 1 本级输出端 0 1 邻级输出 0 0 地 OLMC的工作模式控制信号 SYN： 共有同步信号；AC0：共有信号； AC1(n)：本级独立信号；AC1(m)：上（下）级独立信号； 逸氏纯堡叮昼炸靠单羽邮班涡待硫夸骨订长青朴诞翅配募仲西谷绳唾甫墙8.2 可编程通用阵列逻辑8.