数字系统的VHDL设计1.pptVIP

数字系统的VHDL设计 西安电子科技大学 通信工程学院 西安电子科技大学通信工程学院 数字系统的VHDL设计 西安电子科技大学 杨 栋 2011年4月 课程概况 20学时讲授 + 20学时实验 课程成绩 = 平时成绩 + 实验部分 + 设计报告 相关课程 数字电路、高级程序设计语言 专用集成电路设计初步、数字信号处理、可编程逻辑器件实验 教材 《VHDL硬件描述语言与数字逻辑电路设计》，侯伯亨 等 《Xilinx FPGA设计基础》 李云松 等 课程概况 实验 EDA软件: Xilinx ISE，Modelsim 硬件实验平台： Xilinx-Spartan3E实验板 其他资源 Xilinx大学计划 /university/index.htm 中国电子顶级开发网 课程概况 Spartan-3E 实验板 课程内容与目标 数字系统设计概述 理解数字系统的基本结构、设计方法等 VHDL设计基础 掌握VHDL基本语法，综合与仿真流程 FPGA设计基础 掌握FPGA的基本结构与设计开发流程 较复杂数字系统设计与综合实验 用VHDL设计较复杂数字系统并最终在硬件开发板上实现 一、数字系统设计概述 数字系统的VHDL设计 二、VHDL语言基础 三、FPGA设计基础 四、较复杂数字系统设计与综合实验 一、数字系统设计概述 1、什么是数字系统？ 2、数字系统的基本组成 3、传统数字系统设计方法 4、现代数字系统设计方法 1、什么是数字系统? 数字系统是用来处理逻辑信息或以数字形式表示的物理量的电子器件组合。 数字化 数字系统与模拟系统 绝大多数系统本质上是模拟系统 Eg.语音通信，电梯升降控制 数字系统与模拟系统在数学上等价，不能说那种在数学上更优 两种误区：数字系统一定优于模拟系统，数字电视 模拟系统一定优于数字系统，采样定理、量化噪声 一个误解：智能/自动系统一定是数字系统 数字系统在工程上比模拟系统有优势 标准化程度高存储处理方便、不/较少依赖器件和环境； 数字集成电路高速发展提高系统处理能力，降低成本；摩尔定理 数字计算机技术/智能部件的发展将很多开发设计工作从硬件域转移到软件域，分工更细，系统通用性高；嵌入式开发平台 AEHF 375Mbps/star； WGS 125Mbps/channel，2.4Gbps/star 1、什么是数字系统? 建立数字系统时需要考虑的问题 所处理模拟信息的特征；带宽-采样率，信噪比-量化等级 处理所需数学运算的复杂度；数字系统的复杂度和成本 采用数字系统后的收益与成本；数字电视，数字电能表 并非一定要采用数字系统；模拟系统在特定领域仍有其优势 1、什么是数字系统? 一、数字系统设计概述 1、什么是数字系统？ 2、数字系统的基本组成 3、传统数字系统设计方法 4、现代数字系统设计方法 数字系统的组成结构极为多样 2、数字系统的基本组成 控制器 电路 电脑 受控 电路 计数运算 逻辑运算 应答信号 控制信号 系统核心（最小） 输入 输出 接口 数据输出 存 储 器 数据输入 以嵌入式控制系统为例的数字系统组成结构 输入输出 接口 系统功能 单元 2、数字系统的基本组成 典型数字系统 一、数字系统设计概述 1、什么是数字系统？ 2、数字系统的基本组成 3、传统数字系统设计方法 4、现代数字系统设计方法 3、传统数字系统设计方法 自下而上的设计方法（Bottom-Up） 根据要求编制详细规格书（Spec）和系统控制流图 细化系统，完成各功能模块设计； 连接各功能模块硬件电路，完成系统设计； 采用通用逻辑单元器件 自下而上的原因，即设计要向市场上已经存在的通用器件映射 Eg: 用通用的74系列期间实现数字日历表 仿真和调试在设计后期 Eg: 数字日历表中的闰年部分 主要设计文件是电原理图 Eg: Protel的 .sch文件 3、传统数字系统设计方法 传统数字系统设计方法举例 一、数字系统设计概述 1、什么是数字系统？ 2、数字系统的基本组成 3、传统数字系统设计方法 4、现代数字系统设计方法 4、现代数字系统设计方法 自上而下的设计方法（Top-Down） 行为级描述 对整个系统的数学模型的描述 RTL描述 寄存器传输级，得到整个系统的逻辑表达式 逻辑综合 利用逻辑综合工具，将RTL方式描述的程序转换成用基本逻辑元件表示的文件（门级网络表） 实现 做成ASIC芯片或下载FPGA器件 采用ASIC芯片或可编程逻辑器件 Eg: 数字日历表中的数字部分用一片CPLD实现，如产量很大时可直接制作ASIC芯片 系统早期仿真 Eg: 行为级就可以仿真 4、现代数字系统设计方法 降低了硬件电路的设计难度 主要设计文件是用HDL编写的源程序（即HDL是现代数字系统设计方法的关键之一） 4、现