数字电子技术第五章20131204.pptVIP

1. 集成计数器的级联 74161(1) Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q4 Q5 Q6 Q7 74161(0) Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q0 Q1 Q2 Q3 CP 1 1 1 1 1 CO0 16 ? 16 = 256 74290(个位) Q0 Q1 Q2 Q3 S9A S9B R0B R0A CP0 CP1 CP 74290 (十位) Q0 Q1 Q2 Q3 S9A S9B R0B R0A CP0 CP1 Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 1 2 4 8 10 20 40 80 10 ? 10 = 100 三、计数容量的扩展 2. 利用级联获得大容量 N 进制计数器 1) 级联 N1 和 N2 进制计数器，容量扩展为 N1 ? N2 N1进制 计数器 N2进制 计数器 CP 进位C CP [例] 用 74290 构成 六十 进制计数器 74290 Q0 Q1 Q2 Q3 S9A S9B R0B R0A CP0 CP1 CP 74290 Q0 Q1 Q2 Q3 S9A S9B R0B R0A CP0 CP1 Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 N1= 10 N2 = 6 个位 十位 十进制计数器 异步清零 异步置数 个位芯片应逢十进一 60 = 6 ? 10 = N1 ? N2 = N 2) 用归零法或置数法获得大容量的 N 进制计数器 [例] 试分别用 74161 和 74162 接成六十进制计数器。 Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q4 Q5 Q6 Q7 74161 (0) Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q0 Q1 Q2 Q3 CP 1 1 1 CO0 74161 (1) 用 SN 产生异步清零信号： 用 SN–1 产生同步置数信号： 1 1 先用两片74161构成 256 进制计数器 74162 — 十进制加计数器，同步清零，同步置数。 再用归零法将M = 100改为N = 60进制计数器， 即用SN–1产生同步清零、置数信号。 先用两片74162构成 10?10 进制计数器， Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q4 Q5 Q6 Q7 74162 (0) Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q0 Q1 Q2 Q3 CP 1 1 1 CO0 74162 (1) 1 1 1 1 1. 同步 清零(或置数)端计数终值为 SN–1 异步 清零(或置数)端计数终值为 SN 2. 用集成 二进制 计数器扩展容量后， 终值 SN (或 SN–1 )是二进制代码； 用集成十进制计数器扩展容量后， 终值 SN (或SN–1 )的代码由个位、十位、 百位的十进制数对应的 BCD 代码构成。 注意 5.1 时序电路的基本分析和设计方法 5.1.1 时序电路的基本分析方法 1. 分析步骤 时序电路 时钟方程 驱动方程 状态表 状态图 时序图 CP 触 发 沿 特性方程 输出方程 状态方程 计算 5.1.2 时序电路的基本设计方法 1. 设计的一般步骤 时序逻辑 问题 逻辑 抽象 状态转换 图（表） 状态 化简 最简状态 转换图（表） 电路方程式 （状态方程） 求出 驱动方程 选定触发 器的类型 逻辑 电路图 检查能否 自启动 1/1 [例 5.1.6] 设计 一个串行数据检测电路，要求输入 3 或 3 个以上数据1时输出为 1，否则为 0。 [解] 逻辑抽象，建立原始状态图 S0 — 原始状态(0) S1 — 输入1个1 S2 — 连续输入 2 个 1 S3 — 连续输入 3 或 3 个以上 1 S0 S1 S2 S3 X — 输入数据 Y — 输出数据 0/0 1/0 0/0 1/0 0/0 0/0 1/1