第三章微体系结构层CPU组织..docVIP

第三章 微体系结构层——CPU组织 §3.1 CPU的组成与功能 §3.1.1 CPU的组成与功能 CPU的组成：控制器、运算器、各种寄存器、CPU内部总线等几部分组成。 1.ALU部件与寄存器 ⑴ ALU部件 ALU部件的功能：提供算术运算、逻辑运算、各种比较运算、其他运算（数制转换、按位加、循环加）等。 ⑵ 寄存器 ① 通用寄存器：存放操作数、操作数地址、运算结果。 a.通用寄存器组 AX(AH，AL:累加器) ─┐ BX(BH，BL:基址寄存器) │主要用于存放操作数或中间结果，以减少访问 CX(CH，CL:计数器) │存储器的次数。 DX(DH，DL:数据寄存器) ┘ b.指示器及变址器组 SP(堆栈指示器) ─┐ │ 可存放数据，更重要的用途是存放内存单元的偏移地址 BP(基地址指示器) ┘ SI(源变址寄存器) ─┐ │通常用于寻址使用 DI(目标变址寄存器) ┘ ② 暂存寄存器：暂时存放一些主存读出的数据。 ③ IP(指令指示器)：指令指针寄存器，用存放预取指令的偏移地址。CPU从代码段中偏移地址为IP的内存单元中取出指令代码的一个字节后，IP自动加一，指向指令代码的下一个字节。注意：用户程序不能直接访问IP。（用来存放当前正在执行的指令） ④ 程序计数器PC：存放当前要执行的指令的地址。在80X86中，PC和IP的作用是相同的。 ⑤ 状态寄存器FR(标志寄存器) 例如：CF(进位标志) ── 进行加、减法运算时，若最高位发生进位或借位时， CF=1，否则CF=0。 PF(奇偶标志) ── 当逻辑运算的结果，低8位中“1”的个数为偶数时， PF=1，为奇数时PF=0. AF(辅助进位标志) ── 在8(16)位加、减法操作中，低4位向高4位有进位 或借位发生时，AF=1，否则AF=0. ZF(零标志) ── 当运算结果为零时ZF＝1，否则ZF=0. SF(符号标志) ── 当运算结果最高位为1时，SF=1，否则SF=0. OF(溢出标志) ── 当运算结果超出带符号数的范围，即溢出时OF=1，否则 OF=0. DF(方向标志) ── DF=1时，串操作按减地址方式进行，即从高地址开始，每操作一次地址减少一次；DF=0时，使串操作按增地址方式进行。 IF(中断允许标志) ── IF=1时，CPU可以响应可屏蔽中断请求；IF=0时， PU不能响应可屏蔽中断请求； TF(跟踪标志) ── TF=1时，CPU处于单步执行指令的工作方式，即每执行一条指令后，自动产生一个内部中断，以便使用户逐条检查指令程序。 此外还有： a.段寄存器 8086/8088总线接口部件有四个段寄存器，即 代码段寄存器：CS 堆栈段寄存器：SS 数据段寄存器：DS 附加段寄存器：ES b.指令队列寄存器(8086:6B/8088:4B) 指令队列寄存器是一个能存放6字节代码的预取指令寄存器。指令队列类似一个先进先出的栈，在CPU执行指令过程中，为CPU提供指令。当指令队列中出现两个以上字节空时，不用EU发出请求，BIU就自动执行取指令操作。 2.总线 总线：是一组能为多个部件分时共享的公共信息传输线，分时接收各个部件送来的信息，并发送信息到各个部件。 总线有：地址总线、数据总线和控制总线三类。 实现CPU、存储器、I/O三者之间的数据传输。 3.CPU内部数据通路 ⑴单总线数据通路结构 单总线：单总线是一组公共信号线，整个计算机系统中的CPU、主存储器、I/O设备都挂在这条总线上。单总线一般是双向结构的。 单总线的特点：连接线少、控制简单；所有数据的发送和接受都由总线控制器（总线仲裁）进行控制，某一时刻只允许一个部件在总线上发送信息，其他需要总线的部件只能等待总线空闲，这样使CPU的