数字电路与逻辑设计_2013_15.pptVIP

数字电路与逻辑设计 张林行 第6章：时序逻辑分析与设计 6-1 概述 6-2 时序逻辑电路分析 6-3 常用中规模时序逻辑电路 6-4 时序逻辑电路设计 重点及难点 1、同步时序逻辑设计的一般步骤 2、基于基本触发器的同步时序逻辑设计 设计同步时序电路的一般的步骤 第一步：根据实际要求，进行逻辑抽象，得 出电路的原始状态转换图和状态转换表。 1. 分析给定的逻辑问题，确定输入变量，输出变量及电路的状态数，通常都是把原因或条件作为输入变量，把结果作为输出变量。 2. 定义输入、输出逻辑状态和每个状态的逻辑含意，并将电路状态顺序编号后列出电路的状态转换表和状态转换图，称为原始状态。这样就把给定的逻辑问题抽象为一个时序逻辑函数。 第二步：状态化简 对原始状态转换表进行状态化简，求得最简状态转换表。 若两个状态在相同的输入下有相同的输出，并转换到同一个次 态，则称为等价状态；等价状态可以合并。 第三步：状态编码(或状态分配)。 时序逻辑电路的状态是用触发器状态的不同组合来表示 的。对简化后的状态表进行状态分配，实际是进行状态 赋值。 ①要确定触发器的数目n。因为n个触发器有2n种状态组合，所以为获得时序电路所需要的状态数M，必须取：  2n-1 M ≤ 2n ②是要给每个电路状态分配一组二进制代码，称为状态编码。 第四步：选定触发器的类型，求出电路的