第10章工艺集成.pptVIP

第十章 工艺集成 10.1 集成电路中的隔离 10.1.1 MOS集成电路中的隔离 目的：防止形成寄生的导电沟道，即防止场区的寄生场效应晶体管开启。 防止办法：提高寄生场效应晶体管的阈值电压。 提高方法：①增加场区二氧化硅的厚度； ②增大氧化层下沟道的掺杂浓度，即形成 沟道阻挡层。 工艺实现方法： 1.LOCOS 局部硅氧化 SiO2层+Si3N4层 P313 图10.2 2.STI浅槽隔离 P315 图10.5 PN结隔离工艺流程 存在问题： 1.隔离区较宽，使集成电路的有效面积减少，不利于集成电路集成度的提高； 2.隔离扩散引入了大的收集区-衬底和收集区-基区电容，不利于集成电路速度的提高。 10.2 CMOS工艺集成 CMOS集成电路剖面结构示意图1.1 反相器工艺流程上图中所示的有源器件分为两种类型，分别对应图1.2所示电路中的NMOS和PMOS器件。 典型的CMOS工艺流程 1.2.1 选取合适的原始晶圆片 即要确定原始晶圆片的掺杂类型（N型或P型）、电阻率（反映掺杂水平）、晶向、晶圆片的直径以及其他一些与晶圆片的平整度、微量杂质含量等因素有关的参数。 这里我们以反相器电路为例 1.衬底选择 P型Si ρ:25-50Ω.cm，对应的掺杂浓度约为1015cm-3，(100)晶向。 2.晶圆（晶片）的生产 晶圆（晶片）的生产由二氧化硅开始，由冶炼级的硅→三氯化硅→多晶硅→拉出单晶硅晶棒。 1.2.2 有源区的形成 1.什么是有源区？ 在有源器件之间生长一层较厚的SiO2层来实现芯片上不同器件相互之间的 电学隔离，介于这些SiO2隔离层之间的区域（即要制作晶体管的区域），就是衬底硅晶圆片上的有源区。 2.局部硅氧化工艺（LOCOS）: 对硅衬底进行局部氧化的工艺。 有源区形成工艺步骤1 图1.3 有源区形成工艺步骤1 有源区形成工艺步骤2 图1.4 有源区形成工艺步骤3 图1.5 1.2.3 P阱和N阱的形成工艺步骤1—P阱掺杂 图1.6 工艺步骤2—N阱掺杂 图1.7 工艺步骤3—采用高温扩散推进，完成N阱和P阱制备 图1.8 N阱和P阱制备过程 1.2.4 栅电极的制备 对于NMOS和PMOS器件，最重要的一个参数：开启电压（阈值电压），用VTH表示，其值一般都在0.5v至0.8v左右。 VTH=VFB+2Фf+(2?SqNA(2Фf))1/2/C0X VFB：外加栅电压—补偿栅电极与硅衬底之间的功函数差以及抵消栅氧化层中可能存在的各种电荷的影响。 NA—硅材料的掺杂浓度 C0X—栅氧化层电容（与栅氧化层厚度成反比） 工艺步骤1-调节NMOS器件的开启电压 图1.9 工艺步骤2--调节PMOS器件的开启电压 图1.10 工艺步骤3—栅氧化层的生长 图1.11 工艺步骤4--淀积并形成MOS器件的多晶硅电极 图1.12 工艺步骤5--确定MOS晶体管的栅极位置 图1.13 栅电极的制备工艺步骤 1.2.5 前端或延伸区（LDD）的形成 热电子问题和短沟道效应 采取轻掺杂漏（LDD）器件结构可避免热电子问题和短沟道效应。 要实现的工艺目标： 1）实现如图1.14和图1.15所示的NMOS器件和PMOS器件中的N-注入区和P-注入区； 2）在器件多晶硅栅的两侧形成侧壁隔离层（薄氧化层）。 工艺步骤1---N-注入区 图1.14 工艺步骤2---P-注入区 图1.15 工艺步骤3---淀积保形的SiO2层 图1.16 工艺步骤4---侧壁隔离层 图1.17 1.2.6 源漏区的形成 通过离子注入形成源漏区。 离子注入都是透过一个厚度较薄（10nm）的二氧化硅屏蔽层来进行的，原因有两个： 1.尽量避免离子注入的通道效应； 2.尽可能减少各种微量杂质被注入到硅衬底材料中。 工艺步骤1---形成NMOS器件的源漏区 图1.18 工艺步骤2---形成PMOS器件的源漏区 图1.19 工艺步骤3---退火工艺 图1.20 1.2.7 接触与局部互连的形成 有源器件的所有工艺步骤都完成后，将有源器件在Wafer上相互连接起来形成各种电路，同样也提供一种将芯片的输入端和输出端引出来供封装使用的方法。 工艺步骤1---去除源漏区注入前生长的氧化层图1.21 工艺步骤2---溅射工艺淀积金属钛 图1.22 工艺步骤3---形成硅化钛和氮化钛 图1.23 工艺步骤4---完成第一层互连 图1.24 1.2.7 多层金属互连的形成 金属互连布线的淀积和图形化技术。 工艺步骤1---淀积一层二氧化硅 图1.25