第2章 基于ARM920T核微处理器ARM 结构.pptVIP

第2章 基于ARM920T核微处理器 2.1 ARM处理器简介 2.2 ARM920T简介 ARM微处理器的特点 ARM微处理器的特点—采用RISC体系结构 ARM微处理器的特点—大量使用寄存器 ARM微处理器的特点—高效的指令系统 ARM微处理器的特点—其他技术 ARM微处理器系列 ARM7微处理器系列 ARM7微处理器系列 ARM9微处理器系列 ARM9微处理器系列 ARM9E微处理器系列 ARM9E微处理器系列 ARM10E微处理器系列 ARM10E微处理器系列 SecurCore微处理器系列 SecurCore微处理器系列 StrongARM微处理器系列 Xscale处理器 2.2 ARM920T简介 ARM920T提供完善的高性能CPU 子系统：包括如下方面: ● ARM9TDMI RISC 整数CPU ● 16K字节指令与16K 字节数据缓存 ● 指令与数据存储器管理单元(MMUs) ● 写缓冲器 ● 高级微处理器总线架构(AMBA?)总线接口 ● ETM(内置追踪宏单元) 接口 2.2.1 ARM920T内核编程模型 1．ARM微处理器的工作状态 ARM920T微处理器的工作状态一般有两种： ? ARM状态：处理器执行32位的、字对齐的ARM指令； Thumb状态：处理器执行16位的、半字对齐的Thumb指令。 ARM920T体系结构有用两种方法存储字数据： 大端格式和小端格式。 大端格式中字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中，如图2.2所示。  R13——ARM指令中常用作堆栈指针 R14——子程序连接寄存器（Subroutine Link Register）或连接寄存器LR。 R15（程序计数器PC） 2. Thumb 状态下的寄存器组织 Thumb状态下的寄存器集是ARM状态下寄存器集的一个子集，程序可直接访问如下寄存器： 8个通用寄存器（R7～R0） 程序计数器（PC） 堆栈指针（SP） 连接寄存器（LR） CPSR。 （2）将CPSR复制到相应的SPSR中。 （3）根据异常类型，强制设置CPSR的运行模式位。 （4）强制PC从相应的异常向量地址取下一条指令执行，从而跳转到相应的异常处理程序处。 3. 各类异常的具体描述 ● FIQ（Fast Interrupt Request） FIQ异常是为了支持数据传输或者通道处理而设计的。 若将CPSR的F位置为1，则会禁止FIQ中断，若将CPSR的F位清零，处理器会在指令执行时检查FIQ的输入。注意只有在特权模式下才能改变F位的状态。 可由外部通过对处理器上的nFIQ引脚输入低电平产生FIQ。不管是在ARM状态还是在Thumb状态下进入FIQ模式，FIQ处理程序均会执行以下指令从FIQ模式返回： SUBS PC,R14_fiq ,#4 该指令将寄存器R14_fiq 的值减去4 后，复制到程序计数器PC 中，从而实现从异常处理程序中的返回，同时将SPSR_mode 寄存器的内容复制到当前程序状态寄存器CPSR 中。 ● IRQ（Interrupt Request） IRQ异常属于正常的中断请求，可通过对处理器的nIRQ引脚输入低电平产生。 若将CPSR的I位置为1，则会禁止IRQ中断，若将CPSR的I位清零，处理器会在指令执行完之前检查IRQ的输入。不管是在ARM状态还是在Thumb状态下进入IRQ模式，IRQ处理程序均会执行以下指令从IRQ模式返回： SUBS PC , R14_irq , #4 该指令将寄存器R14_irq 的值减去4 后，复制到程序计数器PC 中，从而实现从异常处理程序中的返回，同时将SPSR_mode 寄存器的内容复制到当前程序状态寄存器CPSR 中。 ● ABORT（中止） 产生中止异常意味着对存储器的访问失败。ARM微处理器在存储器访问周期内检查是否发生中止异常。 中止异常包括两种类型： ● 指令预取中止：发生在指令预取时。 ● 数据中止：发生在数据访问时。 当指令预取访问存储器失败时，则预取指令中止不会发生。 若数据中止发生，系统的响应与指令的类型有关。 当确定了中止的原因后，Abort处理程序均会执行以下指令从中止模式返回，无论是在ARM状态还是Thumb状态： SUBS PC, R14_abt, #4 ；指令预取中止 SUBS PC, R14_abt, #8 ；数据中止 以上指令恢复PC（从R14_abt）和CPSR（从SPSR_abt）的值，并重新执行中止的指令。 ● Software Interruupt(软件中断) 软件中断指令（SWI）用于进入管理模式，常用于请求执行特定的管理功能。软件中断处理程序执行以