第4章1无源器件.ppt

第4章 集成电路设计 随着集成度的不断提高，集成电路的设计已成为微电子领域的关键技术，传统的手工绘图、刻红膜等手工设计方法时间过长，设计成本过高，而且设计正确性难以得到保证，无法适应集成电路的需要。设计方法学及各种计算机辅助设计手段在集成电路中起着越来越重要的作用。 集成电路的设计流程 集成电路通常采用分层分级设计和模块化，将一个复杂的集成电路逐级分解为单元功能较简单的设计级别，直至达到单元功能足够简单，可以进行高效设计，可以“自顶而下”。 （1）功能设计 （2）逻辑设计 （3）版图设计 1、系统功能设计 系统功能设计是最高一级设计，主要是只指根据所设计系统的要求，进行功能块划分和数据流、控制流的设计。 功能设计目前尚未有成熟的自动软件设计，仅有仿真软件。需要设计人员根据自己的系统知识和设计经验对系统进行功能划分。 2、逻辑与电路设计 逻辑与电路设计就是确定满足一定逻辑或电路功能的由逻辑或电路单元组成的逻辑或电路结构，其输出一般是网表和逻辑图或电路图。 对于数字电路，部分可通过逻辑综合软件，与适当的单元库结合，直接得到逻辑网表，有些复杂的需人工设计。 逻辑门的电路实现，可以调用单元库来完成，这样设计人员可以直接从逻辑阶段进入版图设计阶段。 对于模拟电路，目前没有较好的综合软件，由设计人员结合自己的设计经验进行电路设计。 单元库中的单元电路都是经过优化设计、并通过设计规则检查和反复工艺验证的，不仅能正确所需的逻辑和电路功能以及性能，而且适于工艺制备，可达到最大成品率。 3.版图设计 版图设计就是根据逻辑与电路功能和性能的要求以及工艺水平要求来设计光刻用的掩膜版图。 目前大多数电路的版图设计都是在单元库的基础上实现的，这不仅可以提高设计正确性，如果是门阵列、标准单元阵列、可编程逻辑阵列等规则结构芯片，可以用相应软件将逻辑网表自动转换成版图。 4.1 集成电路中的无源元件与互连线 4.1.1 电容器 集成电路中电容器主要为MOS和pn结电容 1. MOS电容器 MOS电容器的电容量,当电极掺杂浓度较大，氧化层厚度大于0.1um时，为： Tox为薄氧化层厚度； A为薄氧化层上金属电极的面积 如果一个MOS电容的Tox=100nm， ?0?I=3.46×10-11F/m 2.pn结电容 pn结电容是利用pn结反向时的势垒电容构成一个电容器。W为pn结光刻孔宽度 在双极集成电路中常用：1.反偏PN结电容 2.MOS电容器 如采用Al/SiO2/N+发射层结构 在MOS集成电路中常用： 1 以栅氧层为结构的MOS电容器 2 在场氧化层上做一个双层多晶硅MOS电容器，以薄SiO2为介质 4.1.2 电阻器 集成电路中的电阻是依靠不同的掺杂层形成的，主要为扩散电阻和沟道电阻。 Well、diffusion、Poly、Metal(阻值很小，很少用)，电阻单位：W/?□，欧姆每方。 1.薄层电阻 薄层电阻又称方块电阻。 定义为： 2.扩散电阻(a) 扩散电阻分别为用热扩散和离子注入层形成的电阻器，它是利用与集成电路兼容的扩散层构成的。 外延层电阻(b) 沟道电阻是利用两层扩散层之间的沟道来形成电阻器 4.1.3 集成电路的电阻模型 由于集成电路中的电阻是由各扩散层形成的，所以除了电阻外，还有一些反偏的pn结特性，这会带来附加的电阻和电容，这些参数称为寄生参数。 离子注入电阻 可以在外延层上注入硼离子形成电阻区 在电阻区两端进行P型杂质扩散获得欧姆接触做引出端 1. Rs可控范围大，精度高 2. 尺寸精确 3. 温度系数好 在MOS集成电路中常用：1. 多晶硅电阻 2. 用MOS管形成电阻 这是个非线性电阻 和VGS和VT有关 4.1.4 集成电路互连线 1.互连线电阻 ?为金属膜电阻率，l为互连线长度，W为宽度，t为厚度。 ?=2.8×10-6?.cm，取t为150nm 则：Rs=0.187 ?/?。 2.互连线的电容 式中，K0是常数。若氧化层的厚度是2.5×10-5cm，W为25um，其单位长度的电容为：0.0035pF/um 单位长度的电感量可表示为： 式中，ui为氧化层导磁率。同样氧化层的厚度是2.5×10-5cm，W为25um，则单位长度的电感为：1.34 ×10-14H/um 例题： 1.设有用B均匀掺杂的硅晶片，厚度为200nm，B的浓度为1017/cm3，求其薄层电阻。 2.制作一个氧化层厚度为50nm的MOS电容，为了得到200pF的电容量，需要多大基片面积 * * 电阻和电容可以在形成有源器件的同时形成。 电阻和电容占据较大的面积。 精度、非线性（与电压有关）、寄生效应（与衬底的寄生电容、电容的串联电阻）、温度系数。 电阻往往以有源器件来实现。 电容 Po