第4章嵌入式系统的存储器系统(免费阅读).ppt

第4章 嵌入式系统的存储器系统 4.1 存储器系统概述 4.1.1 存储器系统的层次结构 计算机系统的存储器被组织成一个6个层次的金字塔形的层次结构，如图4.1.1[魏洪兴]所示，位于整个层次结构的最顶部S0层为CPU内部寄存器 S1层为芯片内部的高速缓存（cache） 内存S2层为芯片外的高速缓存（SRAM、DRAM、DDRAM） S3层为主存储器（Flash、PROM、EPROM、EEPROM） S4层为外部存储器（磁盘、光盘、CF、SD卡） S5层为远程二级存储（分布式文件系统、Web服务器） 在这种存储器分层结构中，上面一层的存储器作为下一层存储器的高速缓存。CPU寄存器就是cache的高速缓存，寄存器保存来自cache的字；cache又是内存层的高速缓存，从内存中提取数据送给CPU进行处理，并将CPU的处理结果返回到内存中；内存又是主存储器的高速缓存，它将经常用到的数据从Flash等主存储器中提取出来，放到内存中，从而加快了CPU的运行效率。嵌入式系统的主存储器容量是有限的，磁盘、光盘或CF、SD卡等外部存储器用来保存大信息量的数据。在某些带有分布式文件系统的嵌入式网络系统中，外部存储器就作为其他系统中被存储数据的高速缓存。 4.1.2 高速缓冲存储器 在主存储器和CPU之间采用高速缓冲存储器（cache）被广泛用来提高提高存储器系统的性能，许多微处理器体系结构都把它作为其定义的一部分。cache能够减少内存平均访问时间。 Cache可以分为统一cache和独立的数据／程序cache。在一个存储系统中，指令预取时和数据读写时使用同一个cache，这时称系统使用统一的cache。如果在一个存储系统中，指令预取时使用的一个cache，数据读写时使用的另一个cache，各自是独立的，这时称系统使用了独立的cache，用于指令预取的cache称为指令cache，用于数据读写的cache称为数据cache。 当CPU更新了cache的内容时，要将结果写回到主存中，可以采用写通法（write-through）和写回法（write-back）。写通法是指CPU在执行写操作时，必须把数据同时写入cache和主存。采用写通法进行数据更新的cache称为写通cache。写回法是指CPU在执行写操作时，被写的数据只写入cache不写入主存。仅当需要替换时，才把已经修改的cache块写回到主存中。采用写回法进行数据更新的cache称为写回cache。 当进行数据写操作时，可以将cache分为读操作分配cache和写操作分配cache两类。对于读操作分配cache，当进行数据写操作时，如果cache未命中，只是简单地将数据写入主存中。主要在数据读取时，才进行cache内容预取。对于写操作分配cache，当进行数据写操作时，如果cache未命中，cache系统将会进行cache内容预取，从主存中将相应的块读取到cache中相应的位置，并执行写操作，把数据写入到cache中。对于写通类型的cache，数据将会同时被写入到主存中，对于写回类型的cache数据将在合适的时候写回到主存中。 4.1.3 存储管理单元 MMU（Memory Manage Unit, 存储管理单元）在CPU和物理内存之间进行地址转换，将地址从逻辑空间映射到物理空间，这个转换过程一般称为内存映射。MMU主要完成以下工作： （1）虚拟存储空间到物理存储空间的映射。采用了页式虚拟存储管理，它把虚拟地址空间分成一个个固定大小的块，每一块称为一页，把物理内存的地址空间也分成同样大小的页。MMU实现的就是从虚拟地址到物理地址的转换。 （2）存储器访问权限的控制。 （3）设置虚拟存储空间的缓冲的特性。 嵌入式系统中常常采用页式存储管理。页表是存储在内存中的一个表，页表用来管理这些页。页表的每一行对应于虚拟存储空间的一个页，该行包含了该虚拟内存页对应的物理内存页的地址、该页的方位权限和该页的缓冲特性等。从虚拟地址到物理地址的变换过程就是查询页表的过程。例如在ARM嵌入式系统中，使用系统控制协处理器CP15的寄存器C2来保存页表的基地址。 基于程序在执行过程中具有局部性的原理，在一段时间内，对页表的访问只是局限在少数几个单元。根据这一特点，增加了一个小容量（通常为8～16字）、高速度（访问速度和CPU中通用寄存器相当）的存储部件来存放当前访问需要的地址变换条目，这个存储部件称为地址转换后备缓冲器（Translation Look aside Buffer，TLB）。当CPU访问内存时，首先在TLB中查找需要的地址变换条目，如果该条目不存在，CPU在从位于内存中的页表中查询，并把相应的结果添加到TLB中，更新它的内容。 当ARM处理器请求存储访问时，首先在TLB中查找虚拟地址