数字电路j锁存器.pptVIP

5 锁存器和触发器 5.1 双稳态存储单元电路 基本RS锁存器存在的问题： 逻辑门控RS触发器存在的问题 ? Verilog 设计锁存器 异步置位和复位D触发器 同步置位和复位的D触发器 集成触发器使用中的几个问题 触发器的选用 RS触发器为电平触发方式，结构简单，但存在约束条件和空翻现象 JK触发器属于脉冲触发方式，主从结构，也有一次翻转现象 D触发器采用维持阻塞结构，为边沿触发方式，具有更高抗干扰能力 集成触发器使用中的几个问题 T触发器在电路设计中常用，但实际中并无现成产品，需要由D触发器或JK触发器转换 如何画工作波形 若有异步复位和置位信号，则先考虑 不同的触发器翻转时刻不同 依据输入和触发器当前状态确定其跳转状态 记牢几个触发器的特征方程。 疮墟尔早柜煮隙慑妖酝阳嗣旁啡卉琉韶悠词售师搀农猴醋缩压椎滤岗瓮蜜数字电路jk锁存器数字电路jk锁存器 74HC/HCT373的功能表 工作模式 使能和读锁存器（传送模式） 锁存和读锁存器 锁存和禁止输出 输 入 L L L L H H LE H H L L × × Dn L H L* H* × × 内部锁存器 状 态 L H L H × × 输 出 Qn L H L H 高阻 高阻 L*和H*表示门控电平LE由高变低之前瞬间Dn的逻辑电平。 观众潮膘掺煎昼疮七惯译采察悠冲募河铬遭智宦绥枢预索弛绊舅朴呕惠炭