C51精简版试卷.docVIP

第一课 AT89S52（STC89C52）的引脚功能介绍 一、PDIP封装引脚图： 二、引脚功能介绍 IO口灌（流进）电流大，拉（流出）电流小。 P0：漏极开路的双向IO口,使用时，当电流流出需外加上拉电阻 外部地址数据总线，可带八个TTL负载 P1：准双向口(当作输入口用时，须将IO口置1(P1=0XFF;i=P1;))，可带四个TTL负载 P1.0：T2定时计数器2的外部脉冲输入及时钟输出 P1.1：T2EX定时计数器2的捕捉、自动重装的触发输入及减法计数控制 P1.5：MOSI,主动输出从动输入引脚，用于flash(闪存)编程 P1.6：MISO, 主动输入从动输出引脚，用于flash编程 P1.7：SCK, 同步时钟，用于flash编程 ISP编程时用 P2：准双向口，可带四个TTL负载 外部地址总线高八位 P3：准双向口，可带四个TTL负载 P3.0：RXD，串行输入 P3.1：TXD，串行输出 P3.2：INT0，外部中断0输入 P3.3：INT1，外部中断1输入 P3.4：T0，定时计数器0的外部脉冲输入 P3.5：T1，定时计数器1的外部脉冲输入 P3.6：/W