计算机组成与结构第2章 运算方法与运算器.ppt

第三步 -B +11.0011 减去除数 余数为正，商1 左移一位 r=0， 够减 00.0101 0.0011 Q3=1 ← 00.1010 第四步 -B +11.0011 减去除数 余数为负，商0 恢复余数 左移一位 r=1， 不够减 11.1101 0.0110 Q4=0 +B +00.1101 00.1010 ← 01.0100 第五步 -B +11.0011 减去除数 余数为正，商1 r=0， 够减 00.0111 0.1101 Q5=1 2.4.4 原码除法 2. 加减交替法（不恢复余数法） 运算规则如下： 符号位不参加运算，对于定点小数要求|被除数||除数|。 可将被除数当做初始余数，当余数r0时，商上“1”，余数左移一位，再减去除数；当余数r0时，商上“0”，余数左移一位，再加上除数。 要求n位商时（不含商符），需要做n次“左移、加/减”操作。若第n步余数为负时，则需要增加一步——加上除数恢复余数，使得最终的余数仍为绝对值形式。注意最后增加的一步不需要移位，最后的余数为r×2-n（与被除数同号）。 2.4.4 原码除法 【例】已知X= -0.1011，Y= 0.1101，用加减交替法求[X÷Y]原。 解：[X]原=1.1011，[Y]原=1.1101，寄存器设置如下： 寄存器A=|X|=00.1011 寄存器B=|Y|=00.1101，-|Y|=11.0011 寄存器C=|Q|=0.0000 具体过程见下表。 因为商符为“1”，故最后商值为1.1101，余数为1.0111×2-4（余数符号与被除数的符号一致）。 步骤 条件 操作 被除数/余数A 商值C C-n Q 说明 初始值 00.1011 0.0000 第一步 ← 01.0110 左移一位 减去除数 余数为正，商1 -B +11.0011 r=0，够减 00.1001 0.0001 Q1=1 第二步 ← 01.0010 左移一位 减去除数 余数为正，商1 -B +11.0011 r=0，够减 00.0101 0.0011 Q2=1 第三步 ← 00.1010 左移一位 减去除数 余数为负，商0 -B +11.0011 r=1，不够减 11.1101 0.0110 Q3=0 第四步 ← 11.1010 左移一位 加上除数 余数为正，商1 +B +00.1101 r=0，够减 00.0111 0.1101 Q4=1 2.5 定点运算器的设计与组织 2.5.1 加法单元的设计 2.5.2 进位链的设计 2.5.3 算术逻辑单元的设计 2.5.4 运算器的组织 2.5.1加法单元的设计 加法单元——实现加法运算的逻辑电路。 半加——两个二进制数相加时，只考虑本位的相加，而不考虑低位来的进位。 全加——两个1位二进制数相加时，除了考虑本位的相加外，还要考虑低位来的进位。 FA Ai Si Ci Bi Ci-1 HA Ai Bi Si Ci 半加器逻辑符号 全加器逻辑符号 1.全加器的输入/输出 加法单元 i 本位操作数 Ai Bi 低位进位 Ci-1 本位Ci 进位 ∑i 本位和 Ai Bi Ci-1 ∑i Ci 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 思考:输入与输出之间有何关系? (1)无低位进位时,两个输入相异时本位和为1,相同时为0;有低位进位时,反之. (2)当两个输入相同时,本位进位不受有关低位进位的影响. (3)当两个输入相异时,低位进位决定本位进位(即有低位进位就有本位进位) Ai Bi Ci-1 ∑i Ci 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 2. 输入与输出的关系 3. 运算逻辑 ∑i = (Ai⊕Bi) ⊕ Ci-1 Ci = AiBi + (Ai⊕Bi)Ci-1 Ai Bi Ci-1 ∑i Ci 0 0 0 0 0 0 1 0 1 0 1 0 0 1 0 1 1 0 0 1 0 0 1 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 =1 Ai Si Ci Bi Ci-1 ≥1 =1 全加器逻辑电路图： 全加器本位和与进位信号表达式： 2.5.2 进位链的设计 1.进位链的基本逻辑关系 Ci = AiBi + (Ai⊕Bi)Ci-1