第一章 集成电路的基本制造工艺.ppt

* * * Fourth terminal, body (bulk on previous slide)- substrate, not shown. Assumed connected to the appropriate supply rail, GND for NMOS, VDD for PMOS Electrons flow from source to drain – so current is referenced drain to source (IDS) Performs very well as a switch, little parasitic effects Today: STATIC (steady-state view) and later DYNAMIC (transient view) VGS 0.43 V for off VGS 0.43 V for on * holds flow source to drain – so current is referenced source to drain (ISD) VGS 2.5 - .4 = 2.1 V for off and Vgs 2.1 V for on CMOS工艺 A A’ n p-substrate Field Oxide p + n + In Out GND V DD (a) Layout (b) Cross-Section along A-A’ A A’ In Out Vdd 形成N阱 初始氧化 淀积氮化硅层 光刻1版，定义出N阱 反应离子刻蚀氮化硅层 N阱离子注入，注磷 形成P阱 去掉光刻胶 在N阱区生长厚氧化层，其它区域被氮化硅层保护而不会被氧化 去掉氮化硅层 P阱离子注入，注硼 推阱 去掉N阱区的氧化层 退火驱入 形成场隔离区 生长一层薄氧化层 淀积一层氮化硅 光刻场隔离区，非隔离区被光刻胶保护起来 反应离子刻蚀氮化硅 场区离子注入 热生长厚的场氧化层 去掉氮化硅层 形成多晶硅栅 生长栅氧化层 淀积多晶硅 光刻多晶硅栅 刻蚀多晶硅栅 形成硅化物 淀积氧化层 反应离子刻蚀氧化层，形成侧壁氧化层 淀积难熔金属Ti或Co等 低温退火，形成C-47相的TiSi2或CoSi 去掉氧化层上的没有发生化学反应的Ti或Co 高温退火，形成低阻稳定的TiSi2或CoSi2 形成N管源漏区 光刻，利用光刻胶将PMOS区保护起来 离子注入磷或砷，形成N管源漏区 形成P管源漏区 光刻，利用光刻胶将NMOS区保护起来 离子注入硼，形成P管源漏区 形成接触孔 化学气相淀积磷硅玻璃层 退火和致密 光刻接触孔版 反应离子刻蚀磷硅玻璃，形成接触孔 形成第一层金属 淀积金属钨(W)，形成钨塞 形成第一层金属 淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第一层金属版，定义出连线图形 反应离子刻蚀金属层，形成互连图形 形成穿通接触孔 化学气相淀积PETEOS 通过化学机械抛光进行平坦化 光刻穿通接触孔版 反应离子刻蚀绝缘层，形成穿通接触孔 形成第二层金属 淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第二层金属版，定义出连线图形 反应离子刻蚀，形成第二层金属互连图形 合金 形成钝化层 在低温条件下(小于300℃)淀积氮化硅 光刻钝化版 刻蚀氮化硅，形成钝化图形 测试、封装，完成集成电路的制造工艺 CMOS集成电路一般采用(100)晶向的硅材料 CMOS集成电路工艺 接触孔版 6 CMOS集成电路工艺 一、硅片制备 二、前部工序 CMOS集成电路加工过程简介 掩膜1： P阱光刻 具体步骤如下： 1．生长二氧化硅： 2．P阱光刻： 涂胶、掩膜对准、曝光、显影、刻蚀 3．去胶 4．掺杂：掺入B元素 掩膜2 ： 光刻有源区 淀积氮化硅 光刻有源区 场区氧化 去除有源区氮化硅及二氧化硅 生长栅氧 淀积多晶硅 掩膜3 ：光刻多晶硅 掩膜4 ：P+区光刻 1、P+区光刻 2、离子注入B+，栅区有多晶硅做掩蔽，称为硅栅自对准工艺。 3、去胶 掩膜5 ： N+区光刻 1、N+区光刻 2、离子注入P+ 3、去胶 掩膜6 ：光刻接触孔 掩膜7 ：光刻铝引线 1、淀积铝 2、光刻铝 掩膜8 ：刻钝化孔 中测打点 1.4 Bi－CMOS工艺 用双极工艺可以制造出速度高、驱动能力强、模拟精度高的器件。双极器件在功耗和集成度方面无法满足集成规模越来越大的系统集成的要求。 CMOS工艺可以制造出功耗低、集成度高和抗干扰能力强的CMOS器件。但其速度低、驱动能力差，在既要求高集成度又要求高速