整点报时数字钟课程设计.doc

信息工程学院 课程设计报告书 1课程设计目的 1 2系统的方案设计 1 3 系统的详细设计 2 3.1脉冲产生和分频电路 2 3.1.1脉冲产生和分频电路的设计 2 3.1.2馆建器件74 LS74的介绍 3 3.1.3关键器件CD4060的介绍 3 3.2计时电路 5 3.2.1分，秒计时电路的设计 5 3.2.2小时计时电路的设计 7 3.2.3关键器件CD4510的介绍 8 3.3显示译码电路 10 3.3.1显示译码电路的设计 10 3.3.2关键器件CD4511和数码管的介绍 11 3.4校时电路 13 3.4.1校时的电路的详细设计 13 3.4.2关键器件RS触发器的详细介绍 14 3.5整点报警电路 16 4 心得体会 21 5 参考文献 21 1课程设计目的 ※让学生掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法； ※进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力； ※提高电路布局﹑布线及检查和排除故障的能力； ※培养书写综合实验报告的能力。 2系统的方案设计 2．1简述数字电子是一种用数字显示秒﹑分﹑时﹑日的记时装置，与传统的机械钟相比，他具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表，大到车站﹑码头﹑机场等公共场所的大型数显电子钟。可手动校正：能分别进行秒﹑分﹑时﹑日的校正。只要将开关置于手动位置，可分别对秒﹑分﹑时﹑日进行手动脉冲输入调整或连续脉冲输入的校正。整点报时。整点报时电路要求在每个整点前鸣叫 图1数字钟逻辑电路图 3 系统的详细设计 3.1脉冲产生和分频电路 3.1.1脉冲产生和分频电路的设计 石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。这用压电谐振的频率即为晶体振荡器的固有频率。石英振荡电路图如图2所示。 图2 石英振荡电路图 3.1.2馆建器件74 LS74的介绍 在晶振产生震荡进行第二次分频时用到分频器件74LS74。其引脚图如图3所示。 图3 74LS74引脚图 3.1.3关键器件CD4060的介绍 秒脉冲发生器是数字钟的核心部分，它的精度和稳度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形﹑分频获得1Hz的秒脉冲。如晶振为32768Hz，通过15次二分频后可获得1Hz的脉冲输出如所示 图4 CD4060引脚图和真值表 图5 CD4060连接方式 3.2计时电路 3.2.1分，秒计时电路的设计 秒﹑分﹑为60﹑60进制计数器。秒﹑分﹑均为60进制，即显示00—59，它们的各位为十进制，十位为六进制。 图6 CD4510连接图 图7 秒分进位连接图 3.2.2小时计时电路的设计 小时为进制计数器。为进制，即显示00—，它们的各位为十进制，十位为进制。 图9 CD4511连接图 本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。连接图如图10所示。 图10 CD4511以显示管连接图 3.3.2关键器件CD4511和数码管的介绍 CD4511 是一组用来作为BCD 对共阴极LED 七段显示器译码的包装。其引脚图如图11所示。 图11 CD4511引脚图 在CD4511中LT：做灯泡测试用，当LT=0，则不论其它输入状态为何，其输出abcdefg=1111111，使七段显示器全亮，即显示8，以便观测七段显示器是否正常。当LT=1，则正常*。 BI：空白输入控制，当BI=0 (LT 为1 时) 则不论DCBA 之输入为何，其输出abcdefg皆为0，即七段显示器完全不亮，此脚可供使用者控制仅对有效数据译码，避免在无意义的数据输入时显示出 来造成字型的系乱。CD4511和数码管的链接原理图如图12 图12 CD4511和数码管的链接原理图 LE：数据栓锁致能控制；在CD4511 中，不但具译码功能，更具有数据栓锁的记忆功能。当LE=0 时(LT=1 且 BI=1)，DCBA 数据会被送入IC 的缓存器中保存，以供译码器码；当LE=1 时，则IC 中的暂存器会关闭，仅保存原来在LE=0 时的DCBA数据供译码器译码。换句话说当LE=1 时，不论DCBA 的输入数据为何，皆不影响其输出，其输出abcdefg 仍保留原来在LE 由0 转为1 以 前的资料。 3.4校时电路 3.4.1校时的电路的详细设计 在刚刚开机接通电源时，由于时﹑分﹑秒均为任意值，所以，需进行调整。置开关在手动位置