电子技术教学课件作者赵莹CH6CH6.3课件.pptVIP

双稳态触发器和时序逻辑电路 双稳态触发器和时序逻辑电路 6.3 寄存器 概念、特点和分类 1. 概念 2. 特点 主要由触发器构成,一般不对存储内容进行处理。 寄存器是计算机和其它数字系统中用来存储数码或数据的逻辑部件。 二、 分类 1. 按功能分 数码寄存器 移位寄存器 (并入并出) (并入并出、并入串出、 串入并出、串入串出) 2. 按开关元件分 TTL 寄存器 CMOS 寄存器 数码寄存器 移位寄存器 多位 D 型触发器 锁存器 寄存器阵列 单向移位寄存器 双向移位寄存器 数码寄存器 移位寄存器 (多位 D 型触发器) (同 TTL) 6.3.1 数码寄存器 一个触发器可以存储 1 位二进制信号；寄存 n 位二进制数码，需要 n个触发器。 工作之初，先把触发器清零。 要寄存d3～d0，可使IE＝1，把与门打开，d3～d0便输入。 在CP的上升沿时，d3～d0以反量的形式存在触发器的 端。 当OE＝1，d3～d0便从三态门的Q3～Q0端输出。 6.3.2移位寄存器 一、单向移位寄存器 1. 4位右移寄存器 Q0 Q1 Q2 Q3 C1 1D FF0 CP C1 1D FF1 C1 1D FF2 C1 1D FF3 时钟方程 驱动方程 状态方程 DI DSO 主要特点： 1. 输入数码在 CP 控制下，依次右移； 2. 寄存 4 位二进制数码。4 个CP完成串行输入，并可 从Q0?Q3 端获得并行输出，再经 4 个CP又获得串行输出。 3. 若串行数据输入端为 0，则 n 个CP后寄存器被清零。 CP Q0 Q1 Q2 Q3 第一个CP脉冲之前 1 2 3 4 × × × × d3 × × × d2 d3 × × d1 d2 d3 × d0 d1 d2 d3 将d3～d0从高位至低位按时钟序列依次送到DSI端 2. 8 位集成单向移位寄存器 74164 DSA DSB Q0 Q1 Q2 Q3 地 1 2 3 4 5 6 7 14 13 12 11 10 9 8 74164 VCC Q7 Q6 Q5 Q4 CR CP 74164 Q7Q6Q5Q4Q3Q2Q1Q0 CP CR DSA DSB 异步 清零 0 0 0 0 0 0 0 0 保持 不变 0 1 ? 1 送数 二、双向移位寄存器 具有左移、右移功能称为双向移位寄存器。数据从低位触发器移向高位为右移，从高位移向低位为左移。 TTL 4位双向移位寄存器74LS194的逻辑符号图如图所示，具有数据保持、右移、左移、并行输入和并行输出等功能。 用两片74LS194型4位移位寄存器构成8位双向移位寄存器 G＝0，数据右移；G＝1，数据左移。 【例6-5】由74LS194构成的顺序脉冲发生器如图所示，试分析其功能，画出状态图和波形图。 给出启动信号负脉冲后，M1M0=11，在CP上升沿时，实现置数，Q0 Q1 Q2Q3=0001，之后G1门输出1，启动信号也已变成1，G2输出0，此时M1M0=01，在CP上升沿时，实现右移。 状态图和波形图如图所示。 双稳态触发器和时序逻辑电路 双稳态触发器和时序逻辑电路