第六章半定制设计模式ok精选.ppt

  1. 1、本文档共45页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第六章半定制设计模式ok精选

总体布线结果显示 EE141 VLSI集成电路和系统设计 第六章 半定制设计模式 §1 引 言 按版图设计自动化程度分: 手工设计 半自动设计 全自动设计 按版图结构及制造方法分: 半定制(semi-custom) 全定制(full-custom) §2 门阵列、宏单元阵列及门海 一、门阵列设计模式(gate array ) 门阵列设计模式又称为母片(master slice)法。它预先设计和制造好各种规模的母片,如1000门,3000门,5000门,10000门……母片上除其金属连线及引线孔以外的各层图形均是固定不变的,且以阵列形式排列。 母片结构 基本单元 在门阵列母片中,一个基本单元是以三对或五对管子组成,基本单元的高度,宽度都是相等的,并按行排列。 单元库中存放的信息: NAND3 电路图 逻辑图 版图:孔、引线 电路参数: 扇入,扇出 门延迟时间 单元库 单元库中存有上百种不同功能的单元电路,这些单元作为系统设计的基础,可以重复使用。它是由Foundry提供的。 门阵列的生产制造可以分为两个相对独立的过程: 第一个过程是母片的制造,同时提供与之配套的单元库。 第二个过程是根据用户所要实现的电路,完成母片上电路单元的布局及单元间连线。然后对这部分金属线及引线孔的图形进行制版、流片。 门阵列的设计流程 门阵列设计的优点: (1)事先制备母片,使设计周期缩短。 (2)母片及库单元都是事先设计好,并经过验证。因此,正确性得到保证。 (3)门阵列模式非常规范,自动化程度高。 (4)价格低,适合于小批量的ASIC设计。 门阵列设计的缺点: (1)芯片利用率低,70%左右。 (2)不够灵活,对设计限制太多。 (3)布通率不能做到100%布通,要人工解决剩线问题。 二、宏单元阵列模式(macro-cell array) 为了提高门阵列的芯片利用率,一种改进的结构是去掉垂直方向的走线通道,跨越单元行的线可以利用空闲栅来完成。 三、门海设计模式(sea of gates) 门海设计模式进一步改进了宏单元阵列的版图结构,取消了水平方向的走线通道,成为一种无通道(channel-less)的门阵列,它仍然保留了半定制设计法的优点:母片预制。 §3 标准单元设计模式 (Standard Cell Design Style) 标准单元设计与门阵列设计的最大区别是它没有母片。但是,它有单元库,版图中晶体管的排列是规则的,在制造时,需要从头开始制版。 标准单元设计模式 标准单元设计方法 标准单元中的基本单元是等高的并按行排列 行与行之间留有水平布线通道 单元行之间的垂直方向有垂直走线道、内部走线道。 电源、地线水平规则排列。 单元库 单元库中存有100~200种单元电路 单元名、逻辑图、电路图、电路参数、物理版图。 单元的逻辑功能、电学性能及几何设计规则等都是经过验证和分析的。 单元物理版图包括各层图形。 I/O单元的设计。 输入保护单元 输出驱动单元 去掉金属铝 标准单元模式的优点 (1)比门阵列更加灵活的布图方式。 (2)可以解决布通率问题,达到100%布通率。 (3)单元库预先设计,可以提高布图效率。 (4)标准单元设计模式,由于其自动化程度高、设计周期短、设计效率高。十分适用于ASIC的设计,是目前应用最广泛的设计方法之一。 标准单元的改进 增加了布线层数(3~8层)和采用“跨单元布线”(over-cell routing)技术。 允许出现双高的单元。 单元引线端的位置也可以任意,不一定要在单元的上下边界上,这样有利于提高芯片的利用率。 含有大模块的标准单元,给自动布图算法带来了一定难度。 无通道的标准单元。 标准单元布图模式存在的问题 当工艺更新之后,标准单元库要随之更新,这是一项十分繁重的工作。 为了解决人工设计单元库的费时问题,设计重用(Reuse)技术可用于解决单元库的更新问题。 混合模式的标准单元布图算法研究。 标准单元布图流程 Netlist Library Technology constraints Global Slot Placement Grg Generation Resource Estimation Special Routing Cross Point Assignment Layer Assignment Detailed Area Routing End Initial Steiner Tree Global Routing

文档评论(0)

ee88870 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档