第5章数字电子技术基础(杨颂华).pptVIP

综上所述，负边沿JK触发器是在CP下降沿产生翻转，翻转方向决定于CP下降前瞬间的J、K输入信号。它只要求输入信号在CP下降沿到达之前，在与非门1、2转换过程中保持不变，而在CP=0及CP=1期间，J、K信号的任何变化都不会影响触发器的输出。因此这种触发器比维持—阻塞式触发器在数据输入端具有更强的抗干扰能力，其波形图如图5-21所示。 图 5-21 边沿JK触发器的理想波形图 这种负边沿触发的JK触发器，仅要求在CP下降沿到达之前有信号到达 的建立时间tset，即tset=tpd。由于此过程在CP=1期间进行，因此tCPH≥tpd。  CP下降沿到达时，CP封锁了1、2门，故负边沿触发器基本上不需要保持时间。但在CP=0持续期tCPL内一定要保证基本RS触发器能可靠翻转，因此tCPL≥2tpd，因而触发器最高工作频率为 5.4 触发器的逻辑符号及时序图 5.4.1 触发器的逻辑符号 图 5-22 电位触发方式触发器的逻辑符号 图5-22均为电位触发方式触发器的逻辑符号，其中图(a)为基本RS触发器逻辑符号，它没有时钟输入端，SD、RD为非同步(或称异步)输入，触发器的状态直接受SD、RD电位控制。图(b)、 (c)分别为钟控RS触发器、钟控D触发器的逻辑符号。触发器的输出状态受时钟CP的电位控制：CP=1时，触发器分别接收输入信号，输出状态Q、Q按其功能发生变化；CP=0时，触发器不接收信号，输出状态维持不变。 ① 传统的逻辑符号. 图 5-23 集成触发器常用的逻辑符号 ② 国家标准(GB4728.12-85)规定的逻辑符号 图 5-24 集成触发器国标规定的逻辑符号 5.4.2 时序图 时序图的画法一般按以下步骤进行： ① 以时钟CP的作用沿为基准，划分时间间隔，CP作用沿来到前为现态，作用沿来到后为次态。  ② 每个时钟脉冲作用沿来到后，根据触发器的状态方程或状态表确定其次态。  ③ 异步直接置0、置1端(RD、SD)的操作不受时钟CP的控制，画波形时要特别注意。 【例 5-1】 边沿JK触发器和维持—阻塞式D触发器分别如图5-25(a)、 (b)所示，其输入波形见图5-25(c)，试分别画出Q１、 Q2端的波形。设电路初态均为0 。 图 5-25 例5-1图 解：  ① 从图中可见，JK触发器为下降沿触发，因此首先以CP下降沿为基准，划分时间间隔，然后根据JK触发器的状态方程 ，由每个CP来到之前的A、B和原态Q1决定其次态 。例如第一个CP下降沿来到前因AB=10，Q1=0，将A、B、Q1代入状态方程得 ， 故画波形时应在CP下降沿来到后使Q1为1， 该状态一直维持到第二个CP下降沿来到后才变化。依此类推可画出Q1的波形如图5-25(c)所示。 ② 图5-25(b)的D触发器为上升沿触发，因此首先以CP上升沿为基准，划分时间间隔。由于D=A，故D触发器的状态方程为 ，这里需要注意的是异步置0端RD和B相连，因此该状态方程只有当B=1时才适用。当B=0时，无论CP、A如何， ，即图5-25(c)中B为0期间所对应的 均为0；只有B=1, 才在CP的上升沿来到后和A有关。例如在第二个CP上升沿来到前，B=1, A=1，故CP来到后 。该状态本来应维持到第三个CP上升沿来到前， 但在第二个CP=0的期间B已变为0，因此也强迫Q2=0。Q2的波形如图5-25(c)所示。 【例 5-2】 TTL边沿触发器组成的电路分别如图5-26(a)、 (b)所示，其输入波形见图5-26(c)，试分别画出Q1、Q2端的波形。 设电路初态均为0。 图 5-26 例5-2图 解： 从图中可见，FF1、FF2均为上升沿触发，故以CP上升沿为基准划分时间间隔。  对于FF1， 。由每个CP前沿来到前的外输入A和原态Q1决定 ，其波形如图5-26(c)所示。  对于FF2，由于 ， 故状态方程