数电实验6计数器设计).pptVIP

实验六 计数器的设计 表6-2 逻辑图（用2片74LS112和1片74LS00组成） 逻辑图（用2片74LS112和1片74LS08组成） 6.2.3用中规模集成电路（2/5十进制计数器74LS90）组成BCD码九进制加法计数器： 异步十进制计数器74LS90功能表 BCD码九进制加法计数器示意图 BCD码九进制加法计数器示意图 * * 下周实验： RC环形振荡器和单稳态触发器 请确认本次实验集成电路芯片：74112两片、7400一片、7490一片的安插位置。 从逻辑开关右面插孔连接+5V和 注意：不要在数电箱面板上写字！ 6.1实验目的 1、学习用集成触发器组成同步和异步计数器并测试其逻辑功能。 2、学习用集成计数器组件组成任意进制计数器的方法并测试其逻辑功能。 6.2实验内容及步骤 6.2.2 用集成JK触发器74LS112和四2输入与非门74LS00组成同步六进制减法计数器： ⑴ CP加单正脉冲，观察各触发器的输出状态，纪录于表6-2中。 计数脉冲 Cp数 二 进 制 码 Q1 Q2 Q0 对应的 十进制数 ⑵(选作) CP接连续脉冲，用示波器观察并对应记录在一个计数周期内，CP和各输出端的波形。 0 2 0 1 2 0 1 0 2 1 0 0 , , 1 Q K Q Q