[第四讲门级与结构建模.pptVIP

第三讲 门级与结构建模 西安邮电学院通信工程系 第 三讲 门级与结构建模 内容： 结构建模分类 Verilog内建基本门 门级结构建模 门延迟 测试模块 模块仿真入门 Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 前言 Verilog模型可以是实际电路不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种：? 系统级(system) 算法级(algorithmic) RTL级(RegisterTransferLevel): 门级(gate-level): ?开关级(switch-level) Evaluation only. Created with Aspose.Slides for .NET 3.5 Client Profile 5.2.0.0. Copyright 2004-2011 Aspose Pty Ltd. 我们将通过许多实际的Verilog HDL模块的设计来了解不同抽象级别模块的结构和可综合性的问题。对于数字系统的逻辑设计工程师而言，熟练地掌握门级、RTL级、算法级、系统级是非常