(精)单片机应用技术.pptVIP

  • 27
  • 0
  • 约8.53千字
  • 约 58页
  • 2017-01-10 发布于湖北
  • 举报
一、中断系统的结构 MCS-51单片机中断系统结构如图4.9所示 图4.9 MCS-51中断系统内部结构示意图 【相关知识】 1.中断源与中断标志 引起中断的原因,或者是能发出中断申请的来源,称为“中断源”。中断可以人为设定, 也可以是为响应突发性随机事件而设置。通常有I/O设备、实时控制系统中的随机参数和信息故障源等。 MCS-51单片机的5个中断源详述如下: (1) :外部中断0中断请求,由P3.2脚输入。 (2) :外部中断1中断请求,由P3.3脚输入。 (3) TF0:定时器T0溢出中断请求。 (4) TF1:定时器1溢出中断请求。 (5) RI或TI:串行中断请求。当接收或发送完一串行帧数据时,内部串行口中断请求标志位RI(SCON.0)或TI(SCON.1)置位(由硬件自动执行),请求中断。 (6) 对于8052系列单片机,片内有3个定时/计时器,所以它有6个中断源。 【相关知识】 2.中断控制寄存器 中断的响应主要由中断控制寄存器控制。为了使每个中断源都能独立地被允许或禁止,方便用户灵活使用,它在每个中断信号的通道中设置了一个中断屏蔽触发器。只有该触发器有效,它所对应的中断请求信号才能进入CPU,此中断被开放。否则,此中断被屏蔽,即使其对应的中断标志位置1,CPU也不会响应中断。中断允许寄存器IE即用于执行对各中断源的打开与屏蔽(关断)。 【相关知识】 3.中断优先级 MCS-51中有5个中断源。当两个或两个以上的中断源同时向CPU申请中断时,CPU必须确定首先响应哪个中断,即不同的中断源有不同的优先级。每一个中断请求可编程控制为高优先级中断或低优先级中断,能实现两级中断嵌套。一个正在执行的低优先级中断服务程序可以被高优先级中断请求所中断,但不能被另一个低优先级中断请求所中断。5个中断源的排列顺序由中断优先级控制寄存器IP和顺序查询逻辑电路共同决定,5个中断源分别对应5个固定的中断入口地址。 【相关知识】 二、中断系统控制 在MCS-51型单片机中断控制中,具有以下4个特殊功能寄存器: 定时和外中断控制寄存器TCON; 串行口中断控制寄存器SCON; 中断允许控制寄存器IE; 中断优先级控制寄存器IP; TCON和SCON只有一部分用于中断控制。对以上4个控制中断的寄存器的各位进行置位或复位操作,可以实现各种中断控制功能。 【相关知识】 (一)中断源请求标志 1.定时和外中断控制?寄存器TCON中的中断标志 TCON为定时器0和定时器1的控制寄存器,同时也锁存定时器0和定时器1的溢出中断标志及外部中断的中断标志等。寄存器TCON的结构和各位名称、地址与中断有关位如下: TCON(88H) 88H 89H 8AH 8BH 8DH 8FH IT0 IE0 IT1` IF1 TF0 TF1 【相关知识】 (1) TCON.7(TF1):定时器1的溢出中断标志。T1被启动计数后,从初值做加1计数,当计满溢出后由硬件置位TF1,同时向CPU发出中断请求,此标志一直保持到CPU响应中断后才由硬件自动清0。也可以由软件查询该标志,并且由软件清0。 (2) TCON.5(TF0):定时器0溢出中断标志。其操作功能和意义与TF1类同。 (3) TCON.3(IE1):外部中断1的中断请求标志。当P3.3引脚信号有效时,IE1 = 1,外部中断1向CPU申请中断,当执行完后,由片内硬件自动清0。 【相关知识】 (4) TCON.2(IT1):外部中断1的中断触发方式控制位。 当IT1 = 0时,外部中断1被控制为电平触发方式。在这种方式下,CPU在每个机器周期的S5P2期间对外部中断1(P3.3)引脚采样,若为低电平,则认为有中断申请,随即使IE1标志置位;若为高电平,则认为无中断申请,或中断申请已撤除,随即使IE1标志复位。 【相关知识】 当IT1 = 1时,外部中断1被控制为边沿触发方式。CPU在每个机器周期的S5P2期间对外部中断1(P3.3)引脚采样,如果在相继的两个周期采样过程中,一个机器周期采样到该引脚为高电平,接着的下一个机器周期采样到该引脚为低电平,则使IE1置1,直到CPU响应该中断时,才由硬件使IE1清0。 (5) TCON.1(IE0):外部中断0的中断请求标志。其操作功能和意义与IE1类同。 (6) TCON.0(IT0):外部中断0的中断触发方式控制位。其操作功能和

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档