04章组合电路复习题..doc

**4组合逻辑电路193 **多选题 {3A13}11-18805 1. 用门电路进行组合逻辑电路设计可能进行的步骤有( )。 A．列真值表和写出逻辑函数式 B．逻辑函数化简与转换 C．画出状态转换图 D．画出逻辑图 1. ABD 2. 用中规模集成电路进行组合逻辑电路设计主要有( )。 A．电路功能全选用 B．电路功能部分选用 C．电路功能扩展使用 D．电路功能改动使用 2. ABCD 3. 组合逻辑电路在电路结构上的特点是( )。 A．只含有门电路 B．不含反馈电路 C．可以有触发器 D．不含存储单元 3. ABD 4. 下列电路中，属于组合逻辑电路的有( )。 A．触发器 B．编码器 C．数据选择器 D．寄存器 4. BC 5. 下列电路中，不属于组合逻辑电路的有( )。 A．全加器 B．计数器 C．数据选择器 D．寄存器 5. BD 6. 对用门电路组成的组合电路进行分析可能进行的步骤有( )。 A．从输入出发逐级写出各门电路的输出表达式直至写出逻辑函数的表达式 B．对各输出函数表达式进行化简与转换 C．列出各逻辑函数的真值表 D．从真值表分析出相应的逻辑功能 6. ABCD 7. 要设计一个两位二进制数值比较器可能的方案有( )。 A．用门电路来实现 B．改用模拟电路 C．用四位二进制数值比较器改接 D．用其它中规模集成电路如译码器改接 7. ACD 8. 对一个3线-8线译码器正确的叙述是( )。 A．它有3个主要输入端 B．它有8个主要输入端 C．它是二进制译码器 D．同一时间只有一个输出端是有效的 8. ACD 9. 对一个全加器正确的叙述是( )。 A．三个输入端任意交换不影响电路的功能 B．不作任何改动就可当作全减器使用 C．对低位进位端接0就变成了半加器 D．两个输出端可以交换 9. AC 10. 组合逻辑电路的特点有( )。 A．具有“记忆”功能 B．任何时刻的输出，仅与当时的输入状态组合有关，与电路过去的状态无关 C．任何时刻的输出，与当时的输入状态组合及电路过去的状态有关 D．不具有“记忆”功能 10. BD 11. 消除竞争-冒险现象的方法有: ( )等方法。 A．接入滤波电容 B．引入封锁脉冲 C．引入选通脉冲 D．修改逻辑设计 11. ABCD 单选题102 {3A23}83-18816 1. 在二进制译码器中，若输入有4位代码，则输出有( )信号。 A．2个 B．4个 C．8个 D．16个 1. D 2. 用高电平为输出有效的译码器实现组合逻辑电路时，还需要( )。 A．与非门 B．或非门 C．与门 D．或门 2. D 3. 用低电平为输出有效的译码器实现组合逻辑电路时，还需要( )。 A．与非门 B．或非门 C．与门 D．或门 3. A 4. 在下列电路中，只有( )属于组合逻辑电路。 A．触发器 B．计数器 C．数据选择器 D．寄存器 4. C 5. 在组合逻辑电路的常用设计方法中，可以用( )来表示逻辑抽象的结果。 A．真值表 B．状态表 C．状态图 D．特性方程 5. A 6. 组合逻辑电路的竞争—冒险是由于( )引起的。 A．电路不是最简 B．电路有多个输出 C．电路中存在延迟 D．电路使用不同的门电路 6. C 7. 能实现从多个输入端中选出一路作为输出的电路称为( )。 A．触发器 B．计数器 C．数据选择器 D．译码器 7. C 8. 能完成两个1位二进制数相加并考虑到低位来的进位的器件称为( )。 A．编码器 B．译码器 C．全加器 D．半加器 8. C 9. 只考虑本位数而不考虑低位来的进位的加法称为( )。 A．全加 B．半加 C．全减 D．半减 9. B 10. 用来判断电路全部输入中“1”的个数奇偶性的电路称为( )。 A．触发器 B．计数器