(精)CMOS工艺基础——最新.pptVIP

金属互连层形成 1、圆片 工艺技术 P型(111) P型(100) n型(111) 100 110 111 定位边或定位槽 直径以100mm(4英吋)-300mm(12英吋)为主。 n型(100) 2、光刻(Photolithography):将光刻版上的图形转移到硅片上的过程 负性光刻胶：未曝光的光刻胶被溶剂去掉 正性光刻胶：曝光的光刻胶被去掉 光源的波长 Vs. 特征尺寸 436或365nm水银灯：um 248nm氟化氪准分子激光器：180nm-0.25um 193nm 氟化氩准分子激光器：90nm X-射线光刻： 电子束光刻： 3、阱与沟道的形成 掺入杂质的方法： 外延法：通过将硅圆片表面暴露在高温下的掺杂源材料中，而在表面生长一单晶薄膜。 扩散法：将杂质材料放在硅表面，通过高温扩散工艺使杂质进入硅体中。 离子注入法：高能施主或受主杂质离子注入硅中，形成具有各种掺杂浓度的区域，高温退火。形成阱、源、漏区标准方法。 阱将器件与衬底隔离 演示离子注入模拟 4、 二氧化硅 二氧化硅在制造工艺中占极其重要的地位 氧化方法： 湿氧化：水蒸汽。温度900-1000C。快速工艺。用于场氧化层。 干氧化：纯氧，温度1200C。干氧层质量好，用于栅氧化层。 原子层淀积：将一层较薄的化学物品附在表面上，然后引入另一种化学物品，形成所需的薄二氧化硅层。 习题：请计算在热氧化过程 中，形成200nm二氧化硅需要消耗多厚的硅层？Mol质量/密度, Si: 28.9g/2.33g/cm3, SiO2: 60.08g/2.21g/cm3, 1mol Si转换为1molSiO2. 特点：极好的绝缘体，能很好的附着在大多数材料上，可以生长在Si上。 计算SiO2生长速率 795.37 80.25 Dry 1150oC 228.38 24.54 Dry 1050oC 2570.62 107.61 Wet 1000oC 146.89 73.15 Dry 1000oC 35.48 0.83 Dry 950oC B A Si片氧化 5、隔离：各个器件需要相互隔离，以防止它们相互之间的干扰。 源极、漏极与衬底或阱间形成反偏p-n结来隔离。 防止寄生MOS沟道，除晶体管外，使用较厚的场氧层。 硅的局部氧化LOCOS(Local oxidation of silicon) 绝缘沟槽技术：目前小于180nm工艺主要隔离技术。 SOI，SGOI, GeOI晶片，具有很好的隔离特性 刻蚀技术 湿法刻蚀：用化学附蚀的方法将多余的材料去掉。如HF酸去二氧化硅，磷酸去除铝，HNO3:HF去除硅。 干法刻蚀(反应离子刻蚀)使圆周片的表面接触由惰性气体如氩形成的等离子体，其中含有反应化合物。将未保护的部分刻蚀掉。 物理刻蚀：用高能等离子体轰击表面，将表面多余材料去掉。 * 第二章　CMOS物理、工艺基础与设计规则 CMOS集成电路物理结构 CMOS工艺技术概述 CMOS工艺过程 版图设计规则及相关的CAD问题 CMOS集成电路物理结构 MOS工艺层 互连线的电阻和电容 MOSFET CMOS集成电路的物理构成，在硅片层次上考察CMOS集成电路的结构。如何将电路图转化为硅的形式。 集成电路工艺层 硅集成电路：一组形成图形的材料层的集合。 金属层：良好的导电性，作连接。 绝缘层：阻断电流。 硅层：半导体。 芯片设计：定义每层图形结构，在工艺过程中将它们按顺序叠放在一起，形成晶体管和互连线以及其它器件。 剖面图 顶视图 工艺层 1、互连线的电阻和电容 互连线中电阻和电容取决于材料的物理性质以及布线的物理实现，直接影响着电路的速度，是电路设计中的一个重要方面。 互连线的电阻： 方块电阻： 各种金属的电阻率 互连线的电容： 由互连线电阻和电容决定的时间常数： 在高速数字电路中，互连线上的信号会被延迟，它是电路速度的限制因素之一。当然需要越小越好。 例：二层金属布线时，两层金属线的走向要互相垂直，而不能互相平行。场氧化层要厚，以减小电容的影响。 结论：互连线上的信号由于其本身电容和电阻的存在，会被延迟，它是电路速度限制的重要因素之一。互连线的设计在小尺寸晶体管电路中变得越来越重要。 2、MOSFET 物理构成 L W 沟道长度：L（栅长度） 沟道宽度：W（源区和漏区的宽度） W/L宽长比，是设计者需要考虑的重要参数。 栅氧层：位于栅区正下方薄氧化层。 (1) 硅的导电性 本征载流子浓度：1.45x1010cm-3 掺杂情形，杂质散射，杂质补偿 质量作用定律 纯净Si 掺杂：将少量杂质原子加入Si中，以增加电子或空穴的数量，改变晶体的导电性。 掺V族元素，形成n型材料 多子与少子的概念 载流子密度为n和p材料的导电率 杂质散射对导电率的影响 室温纯Si