(精)第06章 组合逻辑电路的功能——最新.pptVIP

用复用器产生逻辑函数 【例】试用8选1数据选择器（复用器）产生三变量逻辑函数 Z=X’Y’Z’+XZ+Z’YZ Z=X’Y’Z’+XZ+X’YZ =X’Y’Z’+XYZ+XY’Z+X’YZ =m0+m7+m5+m3 1 0 Z Y X 用复用器产生逻辑函数 【例3.3.6】试用8选1数据选择器（复用器）产生三变量逻辑函数 Z=X’Y’Z’+XZ+Z’YZ Z=X’Y’Z’+XZ+X’YZ =X’Y’Z’+XYZ+XY’Z+X’YZ =m0+m7+m5+m3 1 0 X Y Z 复用解复用系统举例(串/并转换) 并行数据时钟 并行数据 串行数据 串行数据时钟 复用解复用系统举例(TDM的网络) 时分复用:Time Division Multiplexing (TDM) 低速的链路 核心网络，高速链路，例如千兆/万兆的链路 低速的链路 多路复用器－解复用器应用场景 复用器解复用器的开关示意图 复用器解复用器的框图 源端选择 目的端选择 复用器 解复用器 总线 源端选择 目的端选择 总线 解复用器应用举例（计算机I/O端口系统） 控制与 处理器 I/O端口地址 I/O 请求 端口地址译码器 数据总线 更多的IO端口 输入输出端口 常用的组合电路 加法器 比较器 编码/译码器 编码转换器 复用/解复用器 奇偶校验 数字系统和奇偶校验 数字系统内部或者传输过程中可能会出现差错，概率通常较低(10-N) 校验的目的是检测出错误的发生 奇偶校验性 奇校验(Odd Parity) 所有参加校验的bit中，1的个数是奇数 偶校验(Even Parity) 所有参加校验的bit中，1的个数是偶数 方法是在传输信息数据的同时，传送一位校验位 对信息位和校验位一起做奇（或者偶）校验 74LS280奇偶产生/校验电路 74LS280奇偶产生/校验电路 74LS280的功能表 使用举例 练习 2，6，10，15（写出过程），18(加法器和译码器) 22(Code Converters) 26(Multiplexers) 42(Data Selectors) 44(Adders) 48 * 变形见ddpp308页 * 优先级编码器的应用非常广泛，厂商们也各自推出了自己的小规模集成电路实现。这些实现可以统一标识为74X148，其中X为LS，HC或者AHC等。不同的X代表不同的实现技术。虽然这些公司生产的74X148采用了不同的技术，但是它们都完成相同的逻辑功能。 关于低电平有效：通常为了提高电路的驱动能力，需要在集成电路的输出电路部分加上驱动门。最理想的驱动门是非反相门，因为它不会改变电路的逻辑结构。但是，前面已经讲过，反相门是半导体中最容易实现的门电路，最为廉价，而且速度最快。因此，有时为了追求更高的速度，就采用非们作为驱动。因此，就产生了低电平有效的说法。 * 优先级编码器的应用非常广泛，厂商们也各自推出了自己的小规模集成电路实现。这些实现可以统一标识为74X148，其中X为LS，HC或者AHC等。不同的X代表不同的实现技术。虽然这些公司生产的74X148采用了不同的技术，但是它们都完成相同的逻辑功能。 关于低电平有效：通常为了提高电路的驱动能力，需要在集成电路的输出电路部分加上驱动门。最理想的驱动门是非反相门，因为它不会改变电路的逻辑结构。但是，前面已经讲过，反相门是半导体中最容易实现的门电路，最为廉价，而且速度最快。因此，有时为了追求更高的速度，就采用非们作为驱动。因此，就产生了低电平有效的说法。 * 确定电路实际有两个任务：1)确定是来自哪个74X148；2)确定是来自哪个输入。输出的4位，如果最高位为1，那么上边编码器的输出即为最终的输出。如果高位为0，那么下边编码器的输出即为最终输出。 假定最高优先级的有效输入来自左边的高优先级芯片，那么其GS’信号有效（“0”），而EO’信号无效；如果不是这样，那么其GS’信号无效（“1”），而EO’有效。所以，GS’的反信号可以用来输出最高位。同时，我们观察到，两个芯片中任意时刻都只会有一个芯片有有效0输出，因此，用与非门来合并两个芯片的输出，即可以得到低3位的输出。 * 和刚才一样，我们还是将各个芯片的三位输出并到一起，通过一个与非门（或等效的非或门）构成输出的低3位。剩下的问题就是利用各个芯片的GS’信号构成输出的高两位。可以列出真值表如下： GS1 GS2 GS3 GS4 RA4 RA3 0 X X X 1 1 1 0 X X 1 0 1 1 0 X 0 1 1 1 1 0 0 0 1 1 1 1 0 0 由此可以画出卡诺图，并最终得到如图所示的结果。 * 复用器在复杂逻辑电路设计中非常有用。例如，在一个数字系统里面，有多种类型的存储器，例如SRAM，SDRAM等等。控