频率计报告原理部分.doc

数字频率计的设计 设计要求和指标 1、可测频率范围为10Hz~1MHz。 2、采用数码管显示，显示位数不少于6位。 3、显示时间从2~7秒可调。 4、输入阻抗大于10KΩ。 5、输入信号峰峰电压值在0.5~20V范围内可测。 函数发生器的基本原理 一、测量原理 频率为单位时间内信号的周期数。对脉冲信号而言，其频率为一秒钟内的脉冲个数；计数器在一秒钟内对脉冲信号进行计数，计数的结果就是该信号的频率。只要计数结果以十进制方式显示出来，就是最简单的频率计。如图2.1.1所示，被测脉冲信号为X，在T1时刻出现一个脉冲宽度为一秒的闸门脉冲信号P，用闸门脉冲P取出一秒时间内的输入脉冲信号X形成计数脉冲Y，计数器对计数脉冲信号Y进行计数；计数的结果（频率值）在T2时刻被锁存信号S控制，锁存到寄存器，并通过译码器、显示器把并率显示出来。在T3时刻计数器被清除信号R清零，准备下一次的计数，一次测量结束。 图2.1.1 频率器的测量原理 显示数值在T2时刻更换，S脉冲信号的周期为显示时间，其大小反映显示值的变化快慢。 显示时间Tx为： Tx=T3-T2+（0~2） （秒） 可见，改变T3-T2的值可调节显示时间，通常T3是通过T2的延时而得，通过调节延时时间来调节显示时间。 二、方案框图 频率计的框图如图2.1.2，由六部分组成，以计数器为核心，各部分的功能如下： 图2.1.2 频率计总体框图 1、计数器：在规定的时间内完成对被测脉冲信号的计数。由输入电路提供计数脉冲输入，对脉冲进行计数（在规定的测量频率范围内计数无益出）。计数结果一般为十进制，并将计数结果输出送往寄存器，再由控制电路提供的清除信号R清零。等待下一次计数的开始。该部分主要考虑计数器的工作频率和计数容量问题。 2、锁存器：暂存每次测量的计数值。为显示电路提供显示数据。锁存器由控制电路提供的琐存信号S控制更换数值。以正确地显示每一次的测量结果。 3、译码显示电路：对锁存器的输出数据译码，变为七段数码显示码，并驱动数码显示器显示出十进制的测量结果。包括译码电路和驱动显示电路。 4、时基电路：提供电路所需的各种工作脉冲信号。主要由控制电路形成各种控制时序脉冲。频率的稳定和精确是重要考虑的问题，它决定了频率测量的准确程度。 5、输入电路：对各种输入信号进行放大处理，产生计数脉冲。该部分要适应各种输入信号，如对小信号进行放大，对大信号进行限幅，对高频信号和低频信号都能形成计数脉冲输出，以激励门电路。 6、控制电路：产生有一定的时序要求的锁存信号S、清除信号R等控制信号。给基准脉冲控制的闸门脉冲信号给输入电路取出计数脉冲。 单元电路设计 1、输入电路 1）原理设计 输入电路是对输入信号进行放大或衰减，变成合适的电压范围，同时对输入信号进行隔直、比较、整形，处理成脉冲信号，再通过闸门电路，由基准脉冲选出计数脉冲进入计数器。 输入电路首先要隔离直流，然后对信号进行限幅和放大处理。放大电路可采用运算放大器构成。由于输出脉冲要求的幅度较大，要求能够驱动门电路，对运算放大器要求速度较高。图1是采用高速CMOS反相器74HC04构成放大电路的输入电路。该集成电路的平均传输延迟时间约9nS。采用三级串接，形成足够的放大倍数，放大电路的输出幅度大。输入端通过电容C隔离直流。二极管对输入信号进行限幅，使输入信号的电压范围变宽，满足设计要求。二极管最好选用结电容较小、开关速度较高的高频二极管，以免对高频信号造成损失。后两级形成施蜜特触发器对信号进行整形，同时也有一定的放大作用。调节RW可改变施密特触发器的阀值电压。 图1 是采用74HC04构成的输入电路 2）电路调试 2、时基电路 1）原理设计 图2 用CD4060集成电路的时基产生电路 图3 CD4060的引脚图 如图2，采用CD4060集成电路，它集振荡器和分频器于一体，用32.768KHz的石英晶体构成振荡器，经内部14级二进制分频获得2Hz的脉冲信号，再经一个由D触发器组成的2分频电路分频得1S的基准脉冲信号，该电路结构最为简单，但只有一个1S的基准脉冲输出。 CD4060的引脚图如图3所示。 2）电路调试 3、计数器 1）原理设计 图4是采用三位十进制计数器CD4553的方案。CD4553为三位BCD码计数器，该电路的特点是只有一组BCD码输出端，但通过分时控制可形成三位BCD码输出，实现动态扫描，可节省译码电路，也简化了电路的逻辑电路设计。该集成电路的最高工作频率可达7MHz。 图4 采用CD4553构成的六位BCD码计数器 图5 CD4553内部逻辑框图 表1 CD