第四章 组合逻辑的电路5.ppt

《数字电子技术基础》（第五版）清华大学 主编:阎石 第四章 组合逻辑电路 三、逻辑功能的描述 4.2.2 组合逻辑电路的设计方法 一、逻辑抽象 分析逻辑命题，确定输入/输出变量 定义逻辑状态的含意（赋值） 列出真值表 二、写出逻辑函数式 三、选定器件类型 四、根据所选器件：对逻辑式化简（用门） 变换（用MSI） 五、画出逻辑电路图 4.3 若干常用组合逻辑电路 普通编码器电路虽然比较简单，但同时按下2个或更多键时，其输出将是混乱的。 二、优先编码器 特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。 例：8线-3线优先编码器 （设I7优先权最高…I0优先权最低） 实例：74HC148 控制端扩展功能举例： 例：用两片8-3编码器组成16线-4线输出优先编码器。使得编码器由三位的000-111输出，扩展为0000-1111四位编码输出。 控制端扩展功能举例： 例：用两片8-3编码器组成16线-4线输出优先编码器。使得编码器由三位的000-111输出，扩展为0000-1111四位编码输出。 三、二-十进制优先编码器 4.3.2 译码器 译码：将每个输入的二进制代码译成对应的高、低电平信号。 常用的有：二进制译码器，二-十进制译码器，显示译码器等 集成译码器实例：74HC138 利用附加控制端进行扩展 例： 用2片74HC138（3线—8线译码器） 4线—16线译码器 二、二—十进制译码器 将输入BCD码的10个代码译成10个高、低电平的输出信号 对于BCD码以外的伪码，输出均无高低电平信号产生 例：74HC42 三、用译码器设计组合逻辑电路 1). 基本原理 2. 举例 例：利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为： 例：“双四选一”，74HC153 分析其中的一个“四选一” 例：用两个“四选一”接成“八选一” “四选一”只有2位地址输入A1A0，从四个数据输入中选中一个 “八选一”的八个数据需要3位地址输入A2A1A0指定八个数据输入其中一个 二、用数据选择器设计组合电路 1. 选定数据选择器器件。 若函数有M个输入变量，选用具有n位地址输入的数据选择器，应该取M小于或等于n+1。 2、将逻辑函数式化为最小项之和的形式，并与数据选择器的逻辑函数式相比较，确定输入变量在地址输入端与数据输入端应如何连接才能得到设计函数所含的所有最小项。按此连接后，数据选择器 的输出端就得到设计的逻辑函数。 3、画出逻辑电路图。 4.3.4 加法器 一、1位加法器 1. 半加器，不考虑来自低位的进位，将两个1位的二进制数相加 2. 1位全加器：将两个1位二进制数及来自低位的进位相加 二、多位加法器 串行进位加法器 优点：简单 缺点：慢 2. 超前进位加法器 基本原理：加到第i位 的进位输入信号是两 个加数第i位以前各位 （0 ~ j-1）的函数， 可在相加前由A,B两数确定。 优点：快，每1位的和 及最后的进位基本同时产生。 缺点：电路复杂。 三、用加法器设计组合电路 基本原理： 将设计电路的逻辑函数变换成输入变量与输入变量相加 或变换成输入变量与常量相加 例：将BCD的8421码转换为余3码 4.3.5 数值比较器 用来比较两个二进制数的数值大小 一、1位数值比较器 A,B比较有三种可能结果 二、多位数值比较器 原理：从高位比起，只有高位相等，才比较下一位。 例如： 4.4.3 消除竞争-冒险现象的方法 一、接入滤波电容 尖峰脉冲很窄，可以在输出端并联一电容，其容量在4~20pF之间，该电容和门的输出电阻构成RC低通网络，对窄脉冲起平滑作用。 1、二进制译码器输出信号的表达式： 3位二进制译码器给出3变量的全部最小项; 。。。 n位二进制译码器给出n变量的全部最小项; 2、任何组合逻辑电路输出端表达式都可以表示成为最小项之和的标准形式。 2)设计步骤： (ⅰ)选择集成二进制译码器。 (ⅱ)将逻辑函数变换成最小项之和的形式，并用译码器产生这些最小项，利用或门（或者与非门）把最小项相加（或相与非），可得到设计的逻辑函数。 (ⅲ)确定输入变量与译码器输入端的对应关系，画连线图。 则用译码器和与非门可以实现任意的m个输入变量组合逻辑函数。 （ m?n） 如果选用的译码器的输入代码位数为n， （1）先将逻辑函数化为最小项之和的标准与或式； （2）将逻辑函数化为标准的与非表达式： （3）确定函数输入变量与译码器输入端的对应关系，画连线图 四、显示译码器 二-十进制数码 显示 译码器 数码 显示器