(数字电路与逻辑设计实验报告-王云深-10210889.docVIP

数字电路与逻辑设计实验 ---------4位简易密码锁 姓名：王云深 学号班级：2011211209 软件简介： Quartus II 是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。Maxplus II 作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。目前Altera已经停止了对Maxplus II 的更新支持，Quartus II 与之相比不仅仅是支持器件类型的丰富和图形界面的改变。Altera在Quartus II 中包含了许多诸如SignalTap II、Chip Editor和RTL Viewer的设计辅助工具，集成了SOPC和HardCopy设计流程，并且继承了Maxplus II 友好的图形界面及简便的使用方法。 实验目的： 设计并实现一个数字密码锁，密码锁有四位数字密码和一个确认开锁按键，密码输入正确，密码锁打开，密码输入错误进行警示。 实验要求： 基本要求： 1、密码设置：通过键盘进行4 位数字密码设定输入,在数码管上显示所输入数字。通过 密码设置确定键（BTN 键）进行锁定。 2、开锁：在闭锁状态下，可以输入密码开锁，且每输入一位密码，在数码管上显示“-”， 提示已输入密码的位数。输入四位核对密码后，按“开锁”键，若密码正确则系统 开锁，若密码错误系统仍然处于闭锁状态，并用蜂鸣器或led 闪烁报警。 3、在开锁状态下，可以通过密码复位键（BTN 键）来清除密码，恢复初始密码“0000”。 闭锁状态下不能清除密码。 用点阵显示开锁和闭锁状态。 提高要求： 1、输入密码数字由右向左依次显示，即：每输入一数字显示在最右边的数码管上,同时 将先前输入的所有数字向左移动一位。 密码锁的密码位数（4~6 位）可调。 3、自拟其它功能。 实验代码： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY Lock IS PORT(clk_in:IN STD_LOGIC; rst :IN STD_LOGIC; keyboard_input:IN STD_LOGIC_VECTOR(3 DOWNTO 0); btn_input: IN STD_LOGIC; relock_input :IN STD_LOGIC; state_out: OUT STD_LOGIC_VECTOR(3 DOWNTO 0); number_shape : OUT STD_LOGIC_VECTOR(7 downto 0); number_location : OUT STD_LOGIC_VECTOR(5 downto 0); square_row : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); square_colG : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); square_colR : OUT STD_LOGIC_VECTOR(7 DOWNTO 0); beep:OUT STD_LOGIC ); END Lock; ARCHITECTURE a OF Lock IS signal cnt_dis : integer range 0 to 100000; signal clk_tmp_dis : std_logic; signal clk_out_dis : std_log