《SI高速电路设计.docVIP

SI高速电路设计：EMI抑制4.3 EMI的控制???? 我们知道，造成设备性能降低或失效的电磁干扰必须同时具备三个要素，首先是有一个电磁场所，其次是有干扰源和被干扰源，最后就是具备一条电磁干扰的耦合通路，以便把能量从干扰源传递到受干扰源。因此，为解决设备的电磁兼容性，必须围绕这三点来分析。一般情况下，对于EMI的控制，我们主要采用三种措施：屏蔽、滤波、接地。这三种方法虽然有着独立的作用，但是相互之间是有关联的，良好的接地可以降低设备对屏蔽和滤波的要求，而良好的屏蔽也可以使滤波器的要求低一些。下面，我们来分别介绍屏蔽、滤波和接地。???? 屏蔽能够有效的抑制通过空间传播的电磁干扰。采用屏蔽的目的有两个，一个是限制内部的辐射电磁能量外泄出控制区域，另一个就是防止外来的辐射电磁能量入内部控制区。按照屏蔽的机理，我们可以将屏蔽分为电场屏蔽、磁场屏蔽、和电磁场屏蔽。4.3.1.1?? 电场屏蔽 一般情况下，电场感应可以看成是分布电容间的耦合，图1-4-4是一个电场感应的示意图。????? 图1-4-4?? 电场感应示意图其中A为干扰源，B为受感应设备，其中Ua和Ub之间的关系为???????? Ub=C1*Ua/(C1+C2)C1为A、B之间的分布电容；C2为受感应设备的对地电容。根据示意图和等式，为了减弱B上面的地磁感应，使用的方法有? EMI 控制技术现有的系统级 EMI控制技术包括： 将电路封闭在一个 FARADAY（法拉第）盒中（注意包含电路的机械封装应该密封）来实现 EMI屏蔽； 在电路板或者系统的 I/O端口采取滤波和衰减技术来实现 EMI 控制； 实现电路的电场和磁场的严格屏蔽，或者在电路板上采取适当的设计技术严格控制 PCB 走线和电路板层（自屏蔽）的电容和电感，从而改善 EMI性能。 ????? 一般来说，越接近 EMI源，实现 EMI控制所需的成本就越小。PCB 的集成电路芯片是EMI 最主要的能量来源，因此如果能够深入了解集成电路芯片的内部特征，可以简化 PCB和系统级设计中的 EMI控制。 EMI 的来源 ????????? 数字集成电路从逻辑高到逻辑低之间的转换或者从逻辑低到逻辑高之间的转换过程，输出端产生的方波信号频率并不是导致 EMI 的唯一频率成分。该方波中包含频率范围宽广的正弦谐波分量，这些正弦谐波分量构成工程师所关心的 EMI频率成分。最高的 EMI频率也称为 EMI发射带宽，它是信号上升时间而不是信号频率的函数。计算 EMI发射带宽的公式为： F=0.35/Tr，其中：F 是频率，单位是 GHz；Tr 是单位为 ns（纳秒）的信号上升时间或者下降时间。 从上述公式不难看出，如果电路的开关频率为 50MHz，而采用的集成电路芯片的上升时间是 1ns，那么该电路的最高 EMI 发射频率将达到 350MHz?? ，远远大于该电路的开关频率。而如果 IC 的上升时间为 500ps，那么该电路的最高 EMI发射频率将高达 700 MHz。众所周知，电路中的每一个电压值都对应一定的电流，同样每一个电流都存在对应的电压。当IC 的输出在逻辑高到逻辑低或者逻辑低到逻辑高之间变换时，这些信号电压和信号电流就会产生电场和磁场，而这些电场和磁场的最高频率就发射带宽。电场和磁场的强度以及对外辐射的百分比，不仅是信号上升时间的函数，同时也取决于对信号源到负载点之间信号信道上电容和电感的控制的好坏，在此，信号源位于 PCB 板的 IC 内部，而负载位于其它的 IC内部，这些 IC 可能在 PCB 上，也可能不在该 PCB 上。为了有效地控制 EMI，不仅需要关注 IC 芯片自身的电容和电感，同样需要重视 PCB 上存在的电容和电感。 ?????? 当信号电压与信号回路之间的耦合不紧密时，电路的电容就会减小，因而对电场的抑制作用就会减弱，从而是 EMI 增大；电路中的电流也存在同样的情况，如果电流同返回路径之间耦合不佳，势必加大回路上的电感，从而增强了磁场，最终导致 EMI 增加。换句话说，对电场控制不佳通常也会导致磁场抑制不佳。用来控制电路板中电磁场的措施与用来抑制IC 封装中电磁场的措施大体相似。正如同 PCB 设计的情况，IC 封装设计将极大地影响 EMI。 ?????? 电路中相当一部分电磁辐射是由电源总线中的电压瞬变再成的。当 IC 的输出级发生跳变并驱动相连的 PCB 线为逻辑“高”时，IC 芯片将从电源中吸纳电流，提供输出级所需的能量。对于 IC 不断转换所产生的超高频电流而言，电源总线始于 PCB上的去耦网络，止于IC 的输出级。如果输出级的信号上升时间为 1.0ns，那么 IC要在 1.0ns 这么短的时间内从电源上吸纳足够的电流来驱动 PCB 上的传输线。电源总线上电压的瞬变取决于