《函数发生器综合性实验报告.docVIP

本科学生综合性实验报告 学号 094100135 姓名 汤亚萍 学院 信息学院 专业、班级 09级B班 实验课程名称 EDA设计与SOPC技术 教师及职称 云利军副教授 开课学期 2011 至 2012 学年 下 学期 填报时间 2012 年 12 月 13 日 云南师范大学教务处编印 实验序号 1 实验名称 函数发生器设计 实验时间 2012年12月12日 实验室 睿智楼4幢102（接口技术） 实验目的 利用3/8译码器74LS138和门设计函数发生器； 用代码编程实现3/8译码器，并将其打包，掌握模块的创建； 将编程语言与原理图结合起来，使用两种方法完成函数发生器的设计。 实验原理、实验流程或装置示意图 由3/8译码器74LS138和门组成函数发生器，其D8=（A2，A1，A0）=∑m（6,5,4,3）、 D7=（A2，A1，A0）=∑m（7,3,1）、 D6=（A2，A1，A0）=∑m（5,3,2），其顶层电路如图1所示。 根据以上要求与图1所示的电路图，利用Verilog HDL语言进行设计，首先利用 Verilog HDL语言的行为描述方式设计74LS138的逻辑功能，然后对其进行模块的创建，并且将其添加到模块库中，在与门电路组成函数发生器时直接调用该3/8译码器74LS138模块，用原理图实现逻辑函数为 D8=（A2，A1，A0）=∑m（6,5,4,3）、D7=（A2，A1，A0）=∑m（7,3,1）、 D6=（A2，A1，A0）=∑m（5,3,2）的函数发生器。 图1 函数发生器顶层电路示意图 实验设备及材料 计算器一台 Quartus II开发软件 SOPC 实验箱一台 一．实验设计方案  4．实验方法步骤及注意事项 1根据实验要求，采用文本编辑法，利用verilog HDL语言描述3/8译码器74LS138，代码如下。 2.对写好的代码进行编译，编译成功后进行保存。并将其创建为模块，然后与门电路组成函数发生器的电路原理图如图2所示： 3.对该原理图进行保存，编译完成后在Quartus II软件中对其进行编译和引脚分配，最后把编译正确后得到的.sof文件下载到实验箱。 实验数据处理方法 数据分析法、下载验证、数据比较法 参考文献 [1]路而红.电子设计自动化应用技术—FPGA应用篇[M].北京:高等教育出版社，2009，33～36. [2]周润景.基于Quartus II的数字系统Verilog HDL设计实例详解[M].北京:电子工业出 版社,2010,318～329. [3]张凤池.现代工厂电气控制[M].北京:机械工业出版社,2000,87～93. [4]百度文库 二．实验报告 实验现象与结果 在此次实验中共有K6，K7，K8三个输入端口和D6，D7，D8三个输出端口，按照已经分配好的引脚在实验箱上把对应的电路用线连接出来。即把 K6，K7，K8一端接FPGA芯片，一端接开关。用开关控制输入。同样 D6，D7，D8一端与FPGA相连，一端与小灯相连。由小灯的亮灭情况判断实验现象是否正确。由实验现象可知，对于输出信号D8，当输入信号（K8，K7，K6）为3（011）、4（100）、5（101）和6（110）时，输出都为1，其他情况下，输出都为0；对于输出信号D7，当输入信号（K8，K7，K6）为7（111）、3（011）、1（001）时，输出都为1，其他情况下，输出都为0；对于输出信号D6，当输入信号（K8，K7，K6）为2（010）、3（011）、5（101）时，输出都为1，其他情况下，输出都为0。 例如：在实验箱上，当K8，K7，K6依次为拨上，拨下，拨上（即101）时，由于101=5，所以函数D8与D6的对应的输出均为1，而函数D7对应的输出为0，即D6和D8对应的小灯亮，D7对应的小灯不亮。 对实验现象、实验结果的分析及其结论 该实验的设计实例主要是利用文本编辑方法与原理图的方法相结合设计完成的。在设计过程中，模块ls138用行为描述方法设计，并用模块的创建方法将其单独打包为一个模块，一共下一次的函数发生器原理图设计时使用。此种方法，大大降低了绘制原理图的复杂程序，使整个原理图看起来更加简练。我们平时做实验时都是只用文本代码编程实现或只用原理图实现。方法都比较单一，此次实验是我们首