ProteusARES的PCB设计4.pptVIP

* 第9章 Proteus ARES的PCB设计 9.1 Proteus ARES编辑环境 9.1.1 Proteus ARES工具箱图标按钮 9.1.2 Proteus ARES菜单栏 9.2 印制电路板(PCB)设计流程 9.3 为元件指定封装 9.4 元件封装的创建 9.4.1 放置焊盘 9.4.2 分配引脚编号 9.4.3 添加元件边框 9.5 网络表的导入 9.6 系统参数设置 9.6.1 设置电路板的工作层 9.6.2 环境设置 9.6.3 栅格设置 9.6.4 路径设置 9.7 编辑界面设置 9.7.4 元件封装保存 9.8 布局与调整 9.8.1 自动布局 9.8.2 手工布局 9.8.3 调整元件标注 9.9 设计规则的设置 9.9.1 设置设计规则 9.9.2 设置默认设计规则 9.10 布线 9.10.1 手工布线 9.10.2 自动布线 9.10.3 自动整理 9.11 设计规则检测 9.12 后期处理及输出 9.12.1 PCB敷铜 9.12.2 PCB的三维显示 9.12.3 PCB的输出 9.13 多层PCB电路板的设计 9.11 设计规则检测 手工布线时，ARES将自动检测用户布置的每一条导线，一旦违反设计规则，将发出警告。另外，设计者也可以在任何时候运行电气设计规则检测，出现错误，系统将给以提示，双击设计规则错误提示，ARES将在板上的相应位置进行标注。 具体进行设计规则检测的方法如下： 选择【Tools】→【Connectivity Checker】菜单项，系统进行断线检测(CRC)，同时也运行设计规则检测(DRC)。 其中，CRC检测主要侧重于电学错误的连通性检查，如是否有多余的、遗漏的连接等；DRC检测主要侧重于物理错误设计规则检测，即是否有违反设计规则的情况发生(设计规则的设置参见本章第9节)。 这里，将图9-41所示电路当中D4人为向右移动一下，造成断线，同时D3和D4焊盘间距发生重叠，然后选择【Tools】→【Connectivity Checker】菜单项，执行设计规则检测，系统很快检查完毕，编辑区上方弹出如图9-42所示的CRC错误提示框，断线处以高亮度显示，状态栏中产生如图9-43所示CRC、DRC错误提示，同时在电路图中用红圈标注错误之处，如图9-44所示。 图9-42 CRC错误提示 图9-43 状态栏错误提示 单击图9-44中的DRC错误标注，系统弹出如图9-45所示的DRC提示框。 设计者可根据错误提示进行电路板的修改。修改后，需要再次进行以上检测，直到没有错误提示出现为止。这时，状态栏显示如图9-46所示。 图9-44 DRC错误标注 图9-45 DRC错误提示 另外，单击窗口左侧的 按钮，在网络选项列表框中选择一个网络号，然后单击列表框上方的“T”，可以高亮显示该网络，以便检查其连接情况。 图9-46 状态栏无错误提示 9.12 后期处理及输出 9.12.1 PCB敷铜 为了提高PCB的抗干扰性，通常需要对性能要求较高的PCB进行敷铜处理。接着，以上面的电路板为例，讲述敷铜处理，并且顶层和底层的敷铜均与GND相连。 (1) 选择【Tools】→【Power Plane Generator】菜单项，弹出放置敷铜对话框，如图9-47所示。 (2) 按照图9-47中所示内容进行设置。其中“Net”表示敷铜的网络，“Layer”表示为哪一个层进行敷铜，“Boundary”表示敷铜边界的宽度，“Edge clearance”表示与板子边缘的间距。然后单击“OK”确定，即在底层完成敷铜，如图9-48所示。 图9-47 放置敷铜对话框 图9-48 在低层敷铜后效果 (3) 按照同样的方法可以在顶层(Top Copper)进行敷铜，所不同之处是，如图9-55中的“Layer”需要设为“Top Copper”。 另外，也可以使用ARES中左侧工具 来完成敷铜。具体操作如下。 (1) 单击 ， 在列表框中选择敷铜边界的宽度，将当前层切换到，这时光标变成笔头。 (2) 在PCB板上拖出需要敷铜的区域，这时，弹出如图9-49所示编辑区域的对话框。按照图示进行设置。 (3) 单击“OK”，完成底层(Bottom Copper)的敷铜，如图9-50所示。 (4) 同样可对顶层(Top Copper)进行敷铜，不同的是，当前层需切换为“Top Copper”。 图9-49 编辑区域对话框 图9-50 对底层进行局部敷铜