原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
* American Standard Code for Information Interchange，即美国标准信息交换代码 * American Standard Code for Information Interchange，即美国标准信息交换代码 * 教师：李军 Email：dpi_Lijun@163.com 2. 并行语句 应用举例1 ENTITY gat IS GENERIC(l_time : TIME ; s_time : TIME ) ; PORT (b1, b2, b3 : INOUT BIT) ; -- 结构体端口 END ENTITY gat ; ARCHITECTURE func OF gat IS SIGNAL a1 : BIT ; -- 结构体全局信号a1定义 BEGIN Blk1 : BLOCK -- 块定义，块标号名是blk1 GENERIC (gb1, gb2 : Time) ; -- 块中类属参量 GENERIC MAP(gb1 =l_time,gb2 =s_time); PORT (pb : IN BIT; pb2 : INOUT BIT ) 第七章 顺序语句 1 并行语句 属性描述与定义语句 2 3 教师：李军 Email：dpi_Lijun@163.com 2. 并行语句 PORT MAP (pb1 = b1, pb2 = a1 ) ; CONSTANT delay : Time := 1 ms ; SIGNAL s1 : BIT ; BEGIN s1 = pb1 AFTER delay ; pb2 = s1 AFTER gb1, b1 AFTER gb2 ; END BLOCK blk1 ; END ARCHITECTURE func ; 第七章 顺序语句 1 并行语句 属性描述与定义语句 2 3 教师：李军 Email：dpi_Lijun@163.com 2. 并行语句 应用举例2：使用块语句描述一位全加器，分成三个块，两个半加器和一个或门，并定义了每个块间的信号连接。 LIBRARY IEEE; USE IEEE. std_logic_1164.ALL; ENTITY f_adder IS PORT ( ain, bin , cin : IN std_logic; sum, cout : OUT std_logic ); END f_adder; ARCHITECTURE e_ad OF f_adder IS SIGNAL so1, co1, co2 : std_logic; BEGIN h_adder1 : BLOCK --半加器u1 BEGIN PROCESS( ain,bin ) BEGIN so1=NOT(ain XOR (NOT bin)); co1= ain AND bin; END PROCESS; 第七章 顺序语句 1 并行语句 属性描述与定义语句 2 3 教师：李军 Email：dpi_Lijun@163.com 2. 并行语句 END BLOCK h_adder1; h_adder2: BLOCK --半加器u2 SIGNAL so2 : std_logic; BEGIN so2 = NOT(so1 XOR (NOT cin)) ; co2=so1 and cin ; sum=so2; END BLOCK h_adder2; or2 : BLOCK --或门u3 BEGIN PROCESS (co2, co1) BEGIN cout= co2 OR co1; END PROCESS; END BLOCK or2; END e_ad; 第七章 顺序语句 1 并行语句 属性描述与定义语句 2 3 教师：李军 Email：dpi_Lijun@163.co
文档评论（0）