04 DSP在片外围电路[精].pptVIP

TMS320C54x在片外围电路 宋华军 中国石油大学（华东）信控学院 3.1 通用I/O引脚：XF和BIO 3.2 定时器 3.3 时钟发生器 3.4 主机接口 3.5 串行口 3.6 外部总线 3.7 可编程分区开关 3.1 通用I/O引脚 受软件控制的专用引脚：BIO和XF BIO引脚用法举例： XC 2，BIO BIO为低，执行后面一条双字或2条单字指令 XF引脚用法举例： SSBX XF RSBX XF void main() { for(;;) { asm( ssbx XF ); //将XF置1 Delay(100); asm( rsbx XF ); //将XF清0 Delay(100); } } 3.2 定时器 1、定时器控制寄存器（TCR）2、条件定时器控制寄存器（TCR）的功能3、定时中断的周期4、定时器的用法 1、定时器控制寄存器（TCR） 2、条件定时器控制寄存器（TCR）的功能 3、定时中断的周期 CLKOUT×（TDDR＋1）×（PRD＋1） 其中： CLKOUT－时钟周期 TDDR－定时器分频系数 PRD－定时器时间常数(周期寄存器) 4、定时器的用法 关闭定时器 只要将TCR的TSS位置1，切断时钟输入， 定时器停止工作，减小功耗 定时器初始化 （1）将TCR的TSS位置1（关闭定时器） （2）加载PRD （3）加载TCR（使TDDR初始化，令TSS位为0， TRB位置1），启动定时器 4、定时器的用法 开放定时中断 （1）将IFR中的TINT位置1，清除尚未处理完的 定时器中断 （2）将IMR中的TINT位置1，开放定时中断 （3）将ST1中的INTM位清0，从整体上开放中断 复位时 TIM和PRD都置成FFFFｈ，定时器的分频系数（TCR和TDDR位）清0，定时器开始工作 3.3 时钟发生器 锁相环工作原理 锁相环路是一种反馈电路，锁相环的英文全称是Phase-Locked Loop,简称PLL。其作用是使得电路上的时钟和某一外部时钟的相位同步。锁相环在工作的过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压的相位被锁住，这就是锁相环名称的由来。 3.3 时钟发生器 3.3.1硬件配置PLL 3.3.2软件可编程PLL 3.3.1 硬件配置PLL 3.3.2 软件可编程PLL 软件可编程PLL 具有高度的灵活性 其时钟定标器提供各种时钟乘法器系数，并能直接 接通和关断PLL PLL的锁定定时器可以用于延迟转换PLL的时钟方式 直到锁定为止。通过软件编程，可选用两种时钟方式 PLL方式：其比例系数共31种, 靠锁相环电路完成 分频（DIV）方式：其比例系数为1/2和1/4,在此 方式下，片内PLL电路不工作 以降低功耗 时钟频率 CPU时钟频率 CLKOUT 3.4 主机接口（HPI） 3.4.1 HPI-8接口的结构 3.4.2 HPI-8控制寄存器和接口信号 3.4.3 HPI-8接口与主机的连接框图 3.4.4 HPI的8条数据线作通用的I/O引脚 3.4.1 HPI-8接口的结构 HPI-8：一个8位的并行口，外部主机是HPI的主控者， HPI-8作为主机的从设备，其接口包括： 一个8比特双向数据总线、各种控制信号及3个寄存器 片外的主机通过修改HPI控制寄存器（HPIC）设置工 作方式，通过设置HPI地址寄存器（HPIA）来指定要 访问的片内RAM单元，通过读/写数据锁存器(HPID) 来对指定存储器单元读/写 主机通过HCNTL0、HCNTLl管脚电平选择3个寄存器 中的一个 HPI的组成 3.4.2 HPI-8控制寄存器和接口信号 HPI控制寄存器（HPIC）状态位控制着HPI操作： （1）BOB：字节次序位 （2）SMOD：标准HPI-8寻址方式位 （3）DSPINT：主机向C54x发出中断位 （4）HINT：C54x向主机发出中断位 （5）XHPIA：增强HPI-8扩展寻址使能位 （6）HPIENA：增强HPI-8使能状态位 3.4.3 HPI-8接口与主机的连接框图 3.4.4 HPI的8条数据线作通用的I/O引脚 3.5 C54ｘ串行口 高速全双工串行口 与其它‘C5