[电子设计基础课程设计报告模板.docVIP

课程设计报告册格式（本页不打印） 一、设计任务 （四号、黑体，不加粗） 例如：十字路口交通灯控制系统设计 （正文全部为宋体、小四，下同） 二、设计要求 教师下达的设计基本要求…… 三、设计内容 设计思想 （宋体、小四、加粗） 对题目的理解，计划采用的实现方法 设计说明 对设计方案的简单综述，建议增加方案对比内容； 系统方案或者电路结构框图 包含对各个单元电路的详细分析； 保留详细的参数计算、卡诺图、状态转换图等设计内容； 设计方案 一个模块电路结构对应一个仿真波形和一段文字说明； 仿真及分析时，请捕捉关键点的波形数据，以确保设计结果具有良好的说服力； 电路原理总图 A4纸整张打印，打印出图纸边框 绘制原理图时，应注意加入电源、信号输入与输出端口； 芯片内部具有多个相同功能单元时，注意充分利用； 元器件在电路原理图中的布局应规范、紧凑； PCB分层打印图 按照相同比例分别打印出顶层、底层、丝印层，并尽可能打印在同一张A4纸中； 在保证布通率的前提下，尽量选择较大的线宽、安全间距； 四、设计总结 个人真实的总结体会，不低于100字。 五、参考资料 包括网站、网页的资料；从网站上下载资料过多将被视为抄袭，一定要强调自己的设计思路，创新理念。 注： ——课程设计论文用A4纸打印，文中的计量单位、制图、制表、公式、缩略词和符号应遵循国家的有关规定。 ——实验报告采用A4纸双面打印，实验报告的内容全部手写，所有的打印图请牢固粘贴在实验报告上，不要使用QQ截图等低像素的截图工具。 ——封面与任务书双面打印在同一张A4纸； 1、设计题目 数字钟 2、设计内容和要求： 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。 设计要求采用中小规模集成器件完成具有以下技术指标的数字钟： （1）显示时、分、秒； （2）24小时制计数； （3）具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟； （4）具有正点报时功能； （5）要求计时准确、稳定。 3、设计目的 （1）进一步熟悉各种进制计数器的功能及使用； （2）掌握译码器显示电路的应用； （3）熟悉集成芯片的内部结构及应用； （4）掌握数字电子钟的组成与工作原理； （5）提升对实际电路的设计和调试能力。 4、设计原理 数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路，一般由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等单元组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，在精度要求不高的时候，可选用555定时器构成的振荡器加分频器来实现，但精度要求高的电路中多采用晶体振荡器电路加分频器实现，在本设计中要求精度高，所以选用的是后者。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”可采用12进制也可采用24进制计数器，本实验采用24进制。最终完成一天的计数过程。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，去触发音频发生器实现报时。校时电路是对“时、分”显示数字进行校正和调整。其数字电子钟系统框图如图1所示。 图1 数字钟结构框图 5 单元电路设计 5.1 时钟产生电路 晶体振荡器电路能提供精度较高的脉冲信号，其缺点是输出信号频率由晶振的固有频率决定，最终要得到1HZ的脉冲信号，必须加分频电路才能实现。一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成，另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。如图2所示，由ＣＭＯＳ非门Ｕ１与晶振、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容Ｃ１、Ｃ２与晶体振荡器构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，保证了输出频率的稳定和准确。该设计选用的是32768Ｈz的晶体振荡器。 图