第8章有限状态机报告.ppt

第8章有限状态机 山东师范大学传播学院 秦绍华 有限状态机 有限状态机 为什么要采用状态机 有限状态机的主要功能是用来实现一个数字系统设计中的控制部分，其运行模式类似于CPU，与普通电子系统和CPU相比，状态机具有如下优点： 1、状态机比传统数字电路控制灵活，比cpu方式速度快， 可靠性高。 2、结构模式简单，设计方案相对固定，定义符号化枚举型状态， 利于综合器优化设计。 3、状态机构成的同步时序电路性能良好，利于消除竞争和毛刺 等现象 4、比VHDL其他描述方式结构清晰，易于修改和移植。 5、速度高，可并行运算，状态少，易于控制。 6、可靠性高。 用户自定义数据类型 VHDL允许用户自行定义新的数据类型 如枚举型、整数型、数组型、记录型、时间型、实数型等。用TYPE和SUBTYPE实现 TYPE TYPE 数据类型名 IS数据类型定义； TYPE 数据类型名 IS数据类型定义 OF 基本数据类型； 例如： TYPE ST1 IS ARRAY(0 TO 15) OF STD_LOGIC; TYPE WEEK IS (SUN,MON,TUE,WED,THU,FRI,SAT); TYPE M_STATE IS (ST0,ST1,ST2,ST3,ST4,ST5); SIGNAL PRE_STATE,NEXT_STATE : M_STATE; SUBTYPE SUBTYPE是由TYPE所定义的基本数据类型的 一个子集。 SUBTYPE 子类型名 IS 基本数据类型 RANGE 约束范围； 例如： SUBTYPE DIGIT IS INTEGER RANGE 0 TO 9; 有限状态机类型 在实际应用中，有限状态机主要有以下两种类型： moore型有限状态机：其输出信号仅与当前状态有关，即moore型有限状态机的输出是当前状态的函数。 mealy型有限状态机：其输出信号不仅与输入有关，还与当前状态有关，即mealy型有限状态机的输出是当前状态和输入的函数。 状态机的一般结构 1、说明部分 定义新的数据类型（枚举型） 定义状态变量（现态和次态，信号量） 例如：TYPE FSM_ST IS (S0,S1,S2,S3); SIGNAL currnet_state,next_state:fsm_st 2、主控时序进程 在时钟的驱动下,进行状态转换 currnet_state=next_state 状态机的一般结构 3、主控组合进程 根据当前状态和输入值决定下一个状态和输出值 4、辅助进程 配合状态机工作的组合进程和时序进程 状态机的一般结构框图 例8-1 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY s_machine IS PORT ( clk,reset : IN STD_LOGIC; state_in : IN STD_LOGIC_VECTOR (0 TO 1); com_out : OUT INTEGER RANGE 0 TO 15 ）); END s_machine; 例8-1 ARCHITECTURE behv OF s_machine IS TYPE FSM_ST IS (s0, s1, s2, s3); SIGNAL current_state, next_state: FSM_ST; BEGIN REG: PROCESS (reset,clk) --主控时序进程 BEGIN IF reset = 1 THEN current_state = s0; ELSIF clk=1 AND clkEVENT THEN current_state = next_state; END IF; END PROCESS; 例8-1 COM:PROCESS(current_state, state_In) --主控组合进程 BEGIN CASE current_state IS WHEN s0 = com_out= 5; IF state_in = 00 THEN next_state=s0; ELSE next_state=s1; END IF; WHEN s1 = com_out= 8;