[电子线路信号完整性设计与EDA防真技术.docVIP

电子线路信号完整性设计与EDA防真技术 王峰，徐宁，李福林信息工程大学电子技术学院研究所，郑州　450004 1．引言 ????随着电子技术的发展，深亚微米工艺在IC设计中得到了广泛使用，使得芯片的集成规模变得更大，IC芯片朝着大规模、小体积、高速度的方向飞速发展。从电子行业的发展来看，70年代，先后出现了大功率晶体管和功率场效应晶体管(Power Mosfet)，导致集成电路(IC)与微处理器(Microprocessor)为代表的微电子技术的突飞猛进。80年代，出现了另一个功率器件——绝缘栅双极晶闸管(IGBT)。IGBT操作方便且可控制很大的电流及很高的电压，接着开发的是场控晶闸管(MCT)。90年代，主要是研究Silicon(硅)和SiC(碳化硅)等半导体材料。近几年，电路集成、系统集成及其封装等工作已经成为电子技术的研发重点。 ??? 与此同时，电子产品的功能越来越强大，电子线路也越来越复杂，在电子线路设计中，芯片体积减小、集成化程度提高导致了电路的布局布线难度变大，而同时信号的频率还在提高，从而使得电子线路设计难度越来越大。在这种情况下，电子线路的设计必须考虑到信号的完整性，以及电路的仿真技术等问题。 2．电子线路的信号完整性设计 ??? 处理高速数字系统的振铃和串扰问题一直是一个令人头疼的问题，特别是在今天，越来越多的芯片工作在300MHz的频率以上，信号的边沿越来越陡，这些高速器件性能的增加也给电子线路设计带来了困难。同时，高速系统的体积不断减小使得印制板的密度迅速提高。这样，信号完整性问题就成为电子线路设计中越来越值得注意的问题，这个问题解决的好坏与否直接影响产品性能，这已是毋庸置疑的。??? 信号完整性(Signal In-tegrity，简称SI)是指信号未受到损伤的一种状态，它表示信号质量和信号传输后仍保持正确的功能特性。差的信号完整性不是由某一单一因素导致的，而是电子线路设计中多种因素共同引起的。主要的信号完整性问题包括反射(reflec-tion)、上冲(overshoot)和下冲(undershoot)、振铃(ringing)和环绕振荡(rounding)、地平面反弹噪声(ground bounce)、串扰(crosstalk)、电磁干扰(EMI)和电磁兼容(EMC)等。表2-1列出了电子线路中常见的信号完整性问题与可能引起该信号完整性的原因，并给出了相应的解决方案。目前，在电子线路设计中，还采用以下方法进一步解决信号完整性问题: 表 2-1 常见信号完整性问题及解决方法 ????·控制同步切换输出数量，控制各单元的最大边沿速率(dI/dt和dV/dt)，从而得到最低且可接受的边沿速率;????·为高输出功能块(如时钟驱动器)选择差分信号;????·在传输线上端接无源元件(如电阻、电容等)，以实现传输线与负载间的阻抗匹配。端接策略的选择应该是对增加元件数目、开关速度和功耗的折中，且端接串联电阻(R或RC)电路应尽量靠近激励端或接收端。????·合理布局，根据信号电流流向，进行合理的布局，可减小信号间的干扰。如果布线空间允许的话，增加线与线之间的间距;走线时,减少并行线长度,可以以jog方式布线(如图2-1)。 图 2-1 jog走线方式 ????·PCB叠层设计，增加地线层数量，将信号层紧邻地平面层可以减少EMI辐射。电源层和地线层紧邻耦合，可降低电源阻抗，从而降低EMI。????·电磁兼容优化设计，使之能成为符合各国或地区电磁兼容性EMC标准。电磁兼容设计主要是对电流谐波的抑制、对振铃电压的抑制、对传导干扰信号的抑制、对辐射干扰电压的抑制、对高压静电的消除等方法。????另外，采用基于信号完整性分析的一体化设计流程（图2-2）解决信号完整性问题，其主要思想是利用仿真技术，在电子线路设计早期尽可能地解决信号完整性问题，提出满足信号完整性要求、时序要求、EMC/EMI要求，并满足加工制造与测试条件的总体方案和设计准则，最大限度地降低产品成本，提高研发速度。 图 2-2 基于信号完整性分析的一体化流程 3．基于IBIS模型的EDA仿真技术 ????随着计算机技术和集成电路技术的发展，电子线路设计已经步入了EDA（Electronic Design Automation）的时代，采用虚拟仿真的手段对电子线路进行调试，已成为一种发展的必然趋势。目前，仿真技术主要有SPICE仿真和IBIS (I/O Buffer Information Specification)仿真等。本文只介绍IBIS仿真。 3.1 IBIS模型的概况 ????IBIS模型是一种基于V/I曲线对I/O buffer快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准。它提供一种标准的文件