- 1、本文档共11页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
PLL在MODELSIM_SE中的仿真.
PLL在MODELSIM SE中的仿真
本文基于Modelsim 6.0 SE版本和Quartus II 4.2+SP1版本,详细讲述PLL在Modelsim SE版本中的仿真步骤.PLL完成20?40M的倍频功能.
准备工作:
在Quartus II中执行Tools?Mega-Wizard……向导产生的PLL文件为PLL.V.Source Code 附后.
并为PLL.V文件书写Testbench, 命名为Test_Pll.V. Source Code附后.
在D盘上新建名为Test的文件夹.
1. 执行File?New?Project命令,如图1 新建工程 所示.
图1 新建工程
2.执行完第一步后,弹出图2对话框.Project name命名为test, Project Location指向D:/test, Default Library name 填写work.如图2 创建工程所示.
图2 创建工程
3. .点击OK,进入图3. Add File to the Project对话框.单击”Add exsiting file”,弹出Add file to project对话框.
图3. Add File to the Project对话框
4. ,单击”File Name”右边的Browse.导入altera_mf.v和220model.v文件(Quaruts II安装目录X..\QuartusII\eda\sim_lib).
图4 导入altera_mf.v和220model.v文件
点击”打开”,在Add File to project对话框中点击”OK”,得到图5. 成功添加altera_mf.v和220model.v文件.
图5 成功添加altera_mf.v和220model.v文件
执行compile?compile All命令.编译altera_mf.v和220model.v文件,图6编译altera_mf.v和220model.v文件所示.
图6编译altera_mf.v和220model.v文件
添加PLL.V和Test_Pll.V文件.执行File?Add to project?Existing file,如图 7 添加PLL.V和Test_Pll.V向导.
图 7 添加PLL.V和Test_Pll.V向导.
单击File Name右边的Browse,导入PLL.V和Test_Pll.V两个文件.按OK确定.
如图8 Add File to the project.
图8 Add File to the project
分别对PLL.V和Test_Pll.v执行compile?Compile selected命令.如图9编译PLL.V和Test_Pll.V所示.
图9编译PLL.V和Test_Pll.V
右击Test_Pll.v文件,执行Add to project?simulation configuration命令.如图10图10 Simulation Configuration所示.
图10 Simulation Configuration
11.执行完毕后,弹出图11 Simulation Configuration Module对话框.在design中,选择test_pll module.点击OK确定.
图11 Simulation Configuration Module
12.双击”Simulation 1”开始Load Design.如图12 Load Design所示.
图12 Load Design
13.执行View?Debug Windows?objects, 弹出图13 Objects 窗口.
图13 Objects 窗口
14.按下Ctrl键,鼠标左键选中需要查看的信号,右击,执行Add to wave?selected Signals,探出Wave对话框,如图14 Wave界面.
图14.Wave界面
15.执行按下Run All快捷键,运行一段后,执行Break命令.就可以观察到波形.
TestBench Source Code:
module test_pll;
reg inclk0, areset;
wire locked,c0;
pll dut ( inclk0,areset,c0,locked);
initial // Clock generator
begin
inclk0 = 0;
forever #
文档评论(0)