8门电路和组合逻辑电路解析.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
8门电路和组合逻辑电路解析

8.1 引言 1. 模拟信号 1. 二极管的开关特性 2. 三极管的开关特性 数字电路的特点 8.2 基本门电路 门电路的基本概念: 二极管“或” 门电路 8.2.3. 逻辑非 非门电路 8.3 数字集成逻辑电路 8.3.1 TTL与非门电路 8.4 组合逻辑电路 8.4.1逻辑代数 (1)基本律 8.5 组合逻辑电路 组合逻辑电路的分析 组合逻辑电路的综合 8.6.1 加法器 加法器 半加器 全加器 8.6.3 译码器 显示器 Y E B A 逻辑符号 ? ? 0 高阻 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 0 ?表示任意态 8.3.1.3 三态输出“与非”门 三态输出“与非”状态表 A B E Y 输出高阻 功能表 三态(TSL)输出门电路 1 1 1 高阻 × 0 输出L 输入A 使能EN 0 0 1 逻辑功能:高电平有效的同相逻辑门 三态门应用: 可实现用一条总线分时传送几个不同的数据或控制信号。 “1” “0” “0” 如图所示: 总线 A1 B1 E1 A2 B2 E2 A3 B3 E3 A1 B1 逻辑代数(又称布尔代数),它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量,但变量的取值只有“0”,“1”两种,分别称为逻辑“0”和逻辑“1”。这里“0”和“1”并不表示数量的大小,而是表示两种相互对立的逻辑状态。 逻辑代数所表示的是逻辑关系,而不是数量关系。这是它与普通代数的本质区别。 1.逻辑代数的基本运算规则 (2) 交换律 A+1= A+0= A+A= 1 A A A 0 A 1 0 A 2. 逻辑代数的基本运算法则 (3)结合律 (4)分配律 (5)吸收律 证明: A+AB = A 4) 5) 对偶式 6) 7) 对偶式 (6)德摩根定理(反演律) 列状态表证明: A B 0 0 0 1 1 0 1 1 1 1 1 0 0 1 0 0 1 1 0 0 1 1 1 1 1 1 0 0 0 0 0 0 化简 例题:应用逻辑代数运算法则化简 (1)并项法 例2: 化简 (2)配项法 例1: 化简 (3)加项法 (4)吸收法 吸收 化简 例4: 例3: 组合逻辑电路:任何时刻电路的输出状态只取决于该时刻的输入状态,而与该时刻以前的电路状态无关。 组合逻辑电路框图 X1 Xn X2 F2 F1 Fn . . . . . . 组合逻辑电路 输入 输出 (1) 根据逻辑图写出逻辑表达式; (2) 运用逻辑代数将逻辑式变换或化简; (3) 列出真值表; (4) 分析逻辑功能。 已知逻辑电路 确定 逻辑功能 分析步骤: (1) 写出逻辑式 分析下图的逻辑功能 . A B . F = AB AB . A?B 化简 1 1 . B A F A B = AB +AB 例1: (2) 列逻辑状态表 F= AB +AB (3) 分析逻辑功能 输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”) ,可用于判断各输入端的状态是否相同。 =A B 逻辑式 =1 A B F 逻辑符号 A B F 0 0 1 1 0 0 1 0 0 1 1 1 分析下图的逻辑功能 F B A (1) 写出逻辑式: 例2: (3) 列逻辑状态表 (4) 分析逻辑功能 异或门:符号 =1 A B F A B F 0 0 1 1 0 0 1 1 1 0 0 1 (2)化简 根据逻辑功能要求 逻辑电路 设计 (1) 由逻辑要求,列出逻辑状态表 (2) 由逻辑状态表写出逻辑表达式 (3) 简化和变换逻辑表达式 (4) 画出逻辑图 设计步骤如下: 例: 如果有三个人进行表决,同意为1,不同意为0,其表决结果若有两个人以上赞同时,可认为通过。这是一个判决电路,试求这一电路表达式,并且组成逻辑电路。 解: 设三个人为A、B、C,表决结果为F。 由逻辑要求列出真值表 0 0 0 0 A B C F 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1

文档评论(0)

little28 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档