数字电子技术复习2.docVIP

思考题 列出图题3所示电路的真值表。 思考题：图题3（a）电路的真值表如表解3（a）所示；图题3（b）电路的真值表如表解2.13（b）所示。 表解3（a） 表解3（b） C A B L1 1 0 0 1 0 1 0 1 0 0 1 1 0 0 × 高阻 B A L2 0 0 0 1 1 1 × 高 阻 ? ? ? ? ? ? ? 思考题：电路如图题4所示，已知CMOS门电路的输出电压VOH=4.7V，VOL=0.1V，试计算接口电路的输出电压VO（三极管的集电极电位）。并说明接口参数选择是否合理。 图题4 图题4 ? 解： 当VOH=4.7V时： 因IBIBS，所以三极管饱和：Vo≈0.3V。能够为TTL门提供合适的输入低电平。当VOL=0.1V时：因电压达不到发射结的门坎电压，所以三极管截止： Vo=VCC-RC×4IIH=4.6V (取IIH=50?A) 可见，能够为TTL门提供合适的输入高电平。由以上分析知，接口参数选择合理 P157 3.23 根据公式： 【教学内容】 第三章 组合逻辑电路总结 主要内容 组合逻辑电路的分析方法 组合逻辑电路的设计方法 五种常用的组合逻辑电路 竞争冒险现象 具体内容 组合逻辑电路的分析方法：写出逻辑式，列出真值表，分析逻辑功能 组合逻辑电路的设计方法：逻辑抽象，列出真值表，写出表达式， 用门电路实现：化简逻辑式，画出逻辑图 用译码器或数据选择器或加法器实现：转换逻辑式形式， 与标准形式对比，确定输入输出，画出逻辑图 常用的五种组合逻辑电路 功能 分类 特点 芯片 扩展原理 编码器 将输入信号编码输出 普通编码器 任一时刻只能有一个输入有效 优先编码器 可以多个输入有效，只对优先权高的输入编码输出 74LS148 P148 前级的选通输出端接后级的片选端，将各级的扩展端经编码输出作高位码 译码器 将输入信号译码输出 可实现组合逻辑 二进制译码器 输入为二进制码 74LS138 高位地址经译码输出控制各片的片选端 二－十进制 译码器 输入为BCD码 BCD－7段显示译码器 输入为BCD码，输出为7段显示码 7448 数据选择器 根据地址输入，选择相应的输入数据输出 可实现组合逻辑 双4选1 74LS153 高位地址经译码输出控制各片的片选端，输出相或 加法器 完成二进制数的加法 可实现组合逻辑 串行进位 加法器 速度慢，电路简单 将低位进位输出接高位进位输入 并行进位 加法器 速度快，电路复杂 74LS283 比较器 比较两个二进制数大小 CC14585 将低位的输出接高位的扩展输入 竞争冒险现象：由于输入信号不能同时到达输入端，而在输出端可能产生毛刺的现象。 重点掌握 掌握组合逻辑电路的分析方法 掌握组合逻辑电路的设计方法 了解常用组合逻辑电路的内部结构及工作原理。 掌握常用组合逻辑电路的功能、使用方法（包括扩展连接方法） 掌握用译码器、数据选择器设计组合电路的方法。 掌握竞争冒险现象的的概念，掌握判断方法，了解消除方法 思考题 1．若在编码器中有50个编码对象，则要求输出二进制代码位数为 B 位。 A.5 B.6 C.10 D.50 2.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。 A.1 B.2 C.4 D.16 3．四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= A 。 A. B. C. D. 4．在下列逻辑电路中，不是组合逻辑电路的有 D 。 A.译码器 B.编码器 C.全加器 D.寄存器 5．组合逻辑电路消除竞争冒险的方法有 AB 。 A 修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 6．用三线-八线译码器74LS138实现原码输出的8路数据分配器，应 ABC 。 A.=1，=D，=0 B. =1，=D，=D C.=1，=0，=D D. =D，=0，=0 7．以下电路中，加以适当辅助门电路， AB 适于实现单输出组合逻辑电路。 A.二进制译码器 B.数据选择器 C.数值比较器 D.七段显示译码器 8．用四选一数据选择器实现函数Y=，应使 A 。 A.D0=D2=0，D1=D3