动画版第二章解析.ppt

第二章 80X86微处理器的结构 1. 8086的编程结构 2. 8086引脚信号和工作模式 3. 8086的操作和时序 4. 8086的I/O编址 微处理器最重要性能指标 8086 总线周期 总线周期（也称机器周期）：CPU访问一次存储器或I/O设备所需要的时间称为总线周期。 时钟周期：CPU的基本时间计算单位，有主频决定。 等待周期：因存储器或I/O设备速度慢引起的。 空闲周期：因CPU执行指令所需时间长或在多微处理器系统中微处理器交换总线权时出现的。 最小模式下的系统配置 8282 锁存器和8086 的连接 8286收发器和8088的连接 RD和WR与M/IO组合决定了系统数据传输的方式。书P22表2-3 注：若在设计总线时，想给各部件的数据信号的相位正好和CPU的数据信号相位相反或需要将外设数据信号反一个相位再提供给CPU，则可采用8287（*） 8284A 和8086 / 8088的连接 最大模式 MN/MS引脚接地，CPU工作于最大模式，使24～31引脚有新的定义： 1.QS1、QS0：指令队列状态信号输出。P23表2-4 2.S2、S1、S0：总线周期状态信号输出。 P24表2-5 3.LOCK：总线封锁信号输出 4.RQ/GT1，RQ/GT0：总线请求信号输入/ 总线授权信号输出 8086在最大模式下的典型配置 3.8086的操作和时序 8086/8088的中断向量表 8086中断响应的总线周期 最小模式下的总线保持 最大模式下总线请求／允许／释放时序 4.8086的I/O编址 1.什么是端口？ 是接口电路中分配了地址的、可被 CPU 寻址访问的寄存器或缓冲器。每一个端口有一个端口地址。 2.编址方式 1）单独编址 ：8088/8086, I/O端口没有存储器的存储空间大，没有存储器的指令丰富；但I/O端口电路简单，方便控制。 2）统一编址：M6800，I/O端口占用存储器的地址空间，不易区分那是存储器，哪是I/O端口。 小结 1.BIU和EU。相互独立且相互配合，实现并行流水线，是8086/8088CPU体系结构最突出的特点。 2.引脚分时复用。 3.两种工作模式 4.8086/8088的各种操作时序 5.Reset后各寄存器的情况 6.总线空操作 复位时各内部寄存器的值 0000H 代码段寄存器CS 堆栈段寄存器SS 附加段寄存器ES 数据段寄存器DS 指令指针IP 0000H 0000H 0000H 空 0000H 指令队列 其他寄存器 FFFFH 注意： 1.复位后，从FFFF0H处开始执行程序 。指令的物理地址=（CS）左移4位+（IP） 2.由于标志寄存器被清零，IF=0，从INTR引脚进入的可屏蔽中断都得不到允许 。要通过指令设置中断标志位IF。 最小模式下CPU读数据时序 T1:输出20位地址A0---A19 、ALE信号，/BHE高8位数据有效，选择M/IO T2:A19/S6---A16/S3和/BHE/S7输出状态S7---S3；同时/RD和/DEN变有效，为数据的传输做好准备 T3:?CPU读取数据 T4:?数据读取完成，并使/RD?信号和/DEN信号处于无效状态。 T1 T2 T3 T4 CLK M/IO RD DEN DT/R BHE/S7 高8位有效 A19/S6~A16/S3 ALE AD15~AD0 高四位地址 S7～S3 A15～A0 D15～D0 地址锁存 高电平为写内存 T1 T2 T3 T4 先地址后数据 高4位先地址后状态 CPU在在T3的下降沿采集ready信号，如果没有采集到该信号，就在T3和T4中间插入Tw，可以是一个或多个。CPU在每个Tw时刻的下降沿采集ready信号，一旦得到高电平的ready信号，完成当前的Tw，进入T4。 在读周期，数据和地址公用一个总线，通过分时复用完成传输。 最小模式下CPU写操作时序 T1:输出20位地址A0---A19,ALE信号，/BHE高8位数据有效，选择M/IO T2:紧接着发送数据，A19/S6---A16/S3和/BHE/S7输出状态S7---S3；同时/WR和/DEN变有效 T3:继续保持T2信号有效，进行写操作 T4:?写操作完成，AD15---AD0数据撤出，并使各种信号处于无效状态。 T1 T2 T3 T4 CLK WR DEN DT/R BHE/S7 A19/S6~A16/S3 ALE AD15~AD