2.4其它常用的组合逻辑器件.ppt

* 2.4.1全加器 在两个1位二进制数相加时，不考虑低位来的进位的相加---半加在两个二进制数相加时，考虑低位进位的相加 ---全加 加法器分为半加器和全加器两种。 半加器 全加器 1、半加器和全加器 2.4其它常用的组合逻辑器件 表2－11为一位全加器真值表，A、B为两个一位相加的二进制数，Ci为低位二进制数相加的进位，则S0为本位二进制数A、B和低位进位Ci的相加之和，C0为A、B和Ci相加向高位的进位。图2－34所示为算术和S0及进位输出C0的卡诺图。 卡诺图 可以导出算术和S0及进位输出C0的逻辑函数方程为： 用与非门实现上述逻辑方程的电路如图2－35(a)所示。 令 若将上述S0、C0的逻辑函数进行如下变换 得到由异或门和与非门构成的较为简单的一位全加器逻辑电路如图2－35(b)。 全加器是常用的算术运算电路，一位全加器逻辑符号如图2－36所示。 将多个一位全加器串联在一起，便可构成多位全加器。图2－37是由4个一位全加器构成的四位全加器。这种全加器工作速度是比较低的，因为进位信号从低位传送到高位是逐级传送的。由于每一位的进位延迟时间，完成一次加法运算的时间便随着两个数码位数的增加而增加。 超前进位法或并行进位法。 式中，A·B为进位产生项，不管进位输入信号为何值，均可产生进位；为进位传输项，它本身不产生进位，而是传输进位信号。令，，则上述逻辑方程组可写成： 图2－38为四位全加器逻辑符号。四位全加器已做成中规模集成电路，主要型号有74LS283、74S283、CC4008等。 2.4.2 数字比较器 比较器有两种，一种为模拟比较器，是用于比较两个模拟电压大小的电路；另一种为数字比较器，是用于比较两个数字量大小的逻辑电路。 由于一位数码比较的结果有相等、大于和小于三种情况，因而假定一位数字比较器的输入为A、B（要比较的两个数字），输出比较结果为L1、L2、L3。其中L1代表“AB”，L2代表“AB”，L3代表“A=B”，则很容易做出一位比较器的真值表如表2－12。 由真值表写出L1、L2、L3的 逻辑表达式为： 个多位数字进行比较，若高位数字大，则这个数大。高位数字小，则这个数小。高位数字相等，才需比较低位数字。所有位数字全部相等，则这两个数才相等。根据这一原理，可以用两个一位比较器和部分门电路，构成一个两位比较器 ： 图2－42是四位数字比较器的逻辑符号，如没有低位芯片时，“”、“”端应接低电平（0），“=”端应接高电平（1）。常用的中规模集成比较器有74LS85、74S85、CC4063等。 2.4.3 数据选择器 数据选择器又称多路选择器或多路开关，是从多个输入信号中选择一个送至输出端的器件。 表2－13为四选一数据选择器真值表，D0、D1、D2、D3为4个输入信号，Y为输出端，至于哪个输入信号被选中送至输出端，取决于地址变量A1和A0（也称为数据选择器的控制端），A1和A0为00时，D0被送至输出端；A1和A0为01时，D1被送至输出端；A1和A0为10时，D2被送至输出端；A1和A0为11时，D3被送至输出端。因此输出Y的逻辑方程为