- 1、本文档共95页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA_第3章_Quartus_II开发软件
第3章Quartus II开发软件 3.1 Quartus II简介 3.2 Quartus II的安装 3.3 Quartus II菜单简要说明 3.4 设计输入 3.4.1 文本法 3.4.2 图形法 3.4.3 混合输入的层次化设计方法 3.5 设计项目的编译 3.5.1 项目(工程)的管理 3.5.2 运行编译器 3.5.3 观察适配结果 3.5.4 功耗分析 3.6 模拟仿真和时序分析 3.7 引脚锁定及器件编程 3.7.1 引脚锁定 3.7.2 器件编程 Quartus II全程编译集成了以下7个编译器(Complier)模块(标有星号的模块表示根据设置,在全程编译时可选择使用):Analysis Synthesis(分析和综合)、Partition Merge*(分区合并)、Fitter(适配器)、Assembler*(汇编器)、Timing Analyzer*(时序分析仪)、Design Assistant*(设计助手)、EDA Netlist Writer*(EDA网表编写程序)和HardCopyNetlist Writer*(HardCopy网表编写程序)。 3.5.2 运行编译器 图3.48 全程编译界面 全程编译通过菜单“Processing”→“Start Compilation”来运行,也可以打开编译工具来运行,方法是执行“Processing”→“Compiler Tool”操作 从图3.48中可以看到,全程编译主要包括4个过程:分析和综合、布局布线、汇编、时序分析。 全程编译完成后(如果有错误要排除错误,继续进行编译,直到成功),会产生一个编译报告,通过执行“Processing”→“Compilation Report”操作可以阅读编译报告。 图3.49 编译报告 3.5.3 观察适配结果 1.使用Messages窗口和Report窗口查看适配结果 图3.50 Messages窗口 2.通过Chip Editor查看适配结果 图3.46 Chip Editor界面 3.通过RTL Viewer和Technology Map Viewer查看适配后的设计原理图 图3.51 RTL Viewer界面 图3.52 Tchnology Map Viewer窗口 4.使用设计助手检查设计的可靠性5.设计资源分析 图3.53 Design Assistant界面 图3.54 功耗分析设置界面 3.5.4 功耗分析 利用QuarQuartus II软件进行仿真的步骤如下。 ① 建立波形文件。 ② 设置节点(或者引脚)的时序。 ③ 设置仿真的类型,生成相应类型的Netlist文件,运行仿真。 ④ 分析仿真结果。 1.建立波形输入文件 图3.55 波形文件建立步骤1 图3.56 波形文件建立步骤2 图3.57 波形文件建立步骤3 图3.58 波形文件建立步骤4 图3.59 波形文件建立步骤5 2.设置节点(或者引脚)的时序 ① 设置仿真的时间长度,方法为执行“Edit”→“End time”操作。 ② 设置栅格长度,方法为执行“Edit”→“Grid Size”操作。 ③ 设置节点时序,注意不能设置输出脚的时序,输出脚的时序由输入节点的时序和工程设计的功能共同决定。 图3.60 波形输入工具 图3.61 时序设置完成图 3.设置仿真类型,运行仿真 仿真分为功能仿真和时序仿真,用户可根据需要设置仿真类型,生成相应的网表文件。 图3.62 仿真参数设置方法1 图3.63 仿真参数设置方法2 图3.64 功能仿真图 图3.65 时序仿真图 Quartus II支持的设计输入方法很多,如文本法和图形法。 文本法使用硬件描述语言进行设计,控制灵活,适用于复杂逻辑控制和子模块的设计。 图形法形象直观、简单易用,使用起来非常方便,适用于顶层和高层次实体的构造及已有器件的调用。 如果仅是单纯建立文本文件,例如利用VHDL语言构建60进制(十进制)计数器,可以这样做:执行“File”→“New”→“Vhdl文件”→“OK“操作,进入VHDL文件输入界面,输入60进制(十进制)计数器的VHDL源程序。 完成后浏览Quartus II的各个菜单下的项目,看看有什么发现。 3.4.1 文本法 源程序编好后,观察Quartus II的菜单,可以发现“Project”、“Assignments”、“Processing”、“Tools”等菜单下的各个项目大多是灰色的,也就说是不能用,即不能对这个设计文件进行综合、布局布线、时序分析、仿真
文档评论(0)