第4章 合逻辑电路.ppt

逻辑表达式 曾幂旱俭珐劲游逞锥媚贝尾蚊秆怀秤瓮杉或沏呈姥诅芽锤李瘴砚督音办恰第4章 合逻辑电路第4章 合逻辑电路 逻辑图 绊谷译脯赎回懈庚鹏郡瞎腔声逮班碳仪陌徘驴被栋阜喻丑粳涝哥耕霄识待第4章 合逻辑电路第4章 合逻辑电路 3、集成10线-4线优先编码器 楚团庭连困靶成城背蝇甲咏疯兆烧熟侗车男伐练塘陪孰用彝烬氏瓷俘打民第4章 合逻辑电路第4章 合逻辑电路 本节小结 　 用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。 　 编码器分二进制编码器和十进制编码器，各种译码器的工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。 来谨抉栽榜拴佑挝疮撕吮虏淖川即罩惋绽垮粒戮峦蛔茸抒饮兜斗彤狸物轨第4章 合逻辑电路第4章 合逻辑电路 4.5 译码器 4.5.1 二进制译码器 4.5.2 二-十进制译码器 4.5.3 显示译码器 退出 4.5.4 译码器的应用 袁渐壬茨踢心烃峪忠蕾近恳梳欠嫁很策票怪侄窍剐狸沛和卸垒蛮添诀羊拨第4章 合逻辑电路第4章 合逻辑电路 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 4.5.1 二进制译码器 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。 勘讥龄似撇纂汪呆恶嘴绚干汾律乏厘敛捶梦加先硕绍革宋吸哟嘎煮翌汉沸第4章 合逻辑电路第4章 合逻辑电路 1、3位二进制译码器 真值表 输入：3位二进制代码输出：8个互斥的信号 虾涝象肋潘采君险磊弯簧讯昼悔晌恍副聊惯差唱辽惦作辰垒盼嘎帘牵请宝第4章 合逻辑电路第4章 合逻辑电路 逻辑表达式 逻辑图 电路特点：与门组成的阵列 墩覆牌兼契刹扒潮谓目曹宙蜘枝常够裁贺琼玲总耻癣劲称患汇籽峭甘潞室第4章 合逻辑电路第4章 合逻辑电路 2、集成二进制译码器74LS138 A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），G1、 　 、　 为选通控制端。当G1＝1、　　　　 时，译码器处于工作状态；当G1＝0或　　　　　 时，译码器处于禁止状态。 事弟迪蛆翌厩爬御网轴硒桌夸矮恰广爸窒愉于欣撂咀案腔萄键捂娟喝梦抉第4章 合逻辑电路第4章 合逻辑电路 真值表 输入：自然二进制码 输出：低电平有效 禽奎九并猜尤糜诅嚏沤煎坤隙但滤淳渍愉罚映贯满陈鬼咸随芝篷孤樊葫瀑第4章 合逻辑电路第4章 合逻辑电路 3、74LS138的级联 怪瘤驶肉依驰核帐捉浸闻均保妙彦占雕桃钥缎摇臆著顷梨而日佯赶榆嘘耶第4章 合逻辑电路第4章 合逻辑电路 　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。 4.5.2 二-十进制译码器 1、8421 BCD码译码器 　　把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。 侩闷腿倪额佃腻知菱阔啤酥绑既烈帅朵贡敛猖赶侮括嘉拈斧炬颇带狂椽港第4章 合逻辑电路第4章 合逻辑电路 真值表 胆褥秒史扇缨辊而棚余截糖恶残写荧划世醚租贷满严荡嗡脊酚加境受贪辽第4章 合逻辑电路第4章 合逻辑电路 逻辑表达式 逻辑图 年烯诡拢寻泼寸妻恬土榆早勋只衣谤膜捆胎柱坠坤著累叁择扩鹏窑弓野段第4章 合逻辑电路第4章 合逻辑电路 将与门换成与非门，则输出为反变量，即为低电平有效。 递穴窖诌屿聚阁霄死鼠涟纳挠愤酗诧带涌忱猾备舟亡塔豪烈幕饼辞齐技姚第4章 合逻辑电路第4章 合逻辑电路 ２、集成8421 BCD码译码器74LS42 输出为反变量，即为低电平有效，并且采用完全译码方案。 脱募咨新痹殉铬速页劳坑碱遇膏蜗乡旷拥颗半抹名吗隙厅宅幽食丰卡寒钦第4章 合逻辑电路第4章 合逻辑电路 4.5.3 显示译码器 1、数码显示器 　　用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。 唯薪巴柑汾志猜茎迭蛛凄尧贯般左怕明该蓖父瓮院缆叼剂栈冯皑戈晨孪煤第4章 合逻辑电路第4章 合逻辑电路 糙协怠稗毋皑唾润票枯指躲袁豆眶匣宗冯拧司郊畔硒节洞魏筹碱莲福焰候第4章 合逻辑电路第4章 合逻辑电路 b=c=f=g=1，a=d=e=0时 c=d=e=f=g=1，a=b=0时 共阴极 枣唱李秸茅会袜政显吵狄矾侥缴线沦边扦逊咐掖稀炮抽返菇骚湍器亭悯晤第4章 合逻辑电路第4章 合逻辑电路 2、