第2章 16位和32位微处理器解析.ppt

突发式读/写周期 2.9 Pentium的总线周期 2.10 Pentium的中断 1、Pentium的中断机制 两大类，分为异常和中断， 三种异常： 故障、陷阱、异常终止 2、中断描述符表 三门：陷阱门、任务门、中断门 第二章 16位和32位微处理器 Pentium的保留中断 中断类型号 含义 中断类型号 含义 0 1 2 3 4 5 6 7 8 9 ? 除数为0 中断 单步中断 非屏蔽中断 断点中断 溢出中断 BOUND指令故障中断 无效操作码中断 浮点部件不可用中断 双故障中断 保留 10 11 12 13 14 15 16 17 . . 31 32～255 ? ? 无效任务状态段中断 段不存在中断 堆栈异常中断 一般保护中断 页故障中断 保留 浮点错误中断 对准检查中断 保留 ? ? 可屏蔽中断 ? 2.10 Pentium的中断 中断描述符的通用格式 2.10 Pentium的中断 中断向量和中断描述符 2.10 Pentium的中断 中断类型号 2.11 Pentium的保护技术 段页两级保护机制 存储器的段级保护 存储器的页级保护 第二章 16位和32位微处理器 存储器的段级保护 （1）段类型提供读/写保护 （2）界限和粒度提供范围保护 （3）特权级对操作系统和驱动程序提供保护 ? 存储器的页级保护 (1)??? 页的特权级提供页保护 (2)??? 标志R/W提供页面写保护 2.12 Pentium微处理器的技术发展 /questionhtml?si=6 第二章 16位和32位微处理器 2.13 Itanium微处理器概述 Itanium微处理器的特点 ① 可拥有三级Cache。Itanium ② 多个执行部件和多个通道。 ③ 数量众多的寄存器。 ④ 采用完全并行指令计算。 ⑤ 采用新机制的分支预测技术。 第二章 16位和32位微处理器 段选择子包含3个部分的内容 l描述符表指示标志TI 描述符索引DI 请求特权级RPL 2.6 Pentium 的寄存器组和相关机制 保护方式下段地址的产生 2.6 Pentium 的寄存器组和相关机制 系统地址寄存器包括 GDTR IDTR TR LDTR 2.6 Pentium 的寄存器组和相关机制 图2.27 4个系统地址寄存器的结构 2.6 Pentium 的寄存器组和相关机制 控制寄存器 2.6 Pentium 的寄存器组和相关机制 调试寄存器 2.6 Pentium 的寄存器组和相关机制 状态寄存器 2.6 Pentium 的寄存器组和相关机制 控制字寄存器 2.6 Pentium 的寄存器组和相关机制 2.7 Pentium的主要信号 2.8 Pentium的总线状态 2.9 Pentium的总线周期 2.10 Pentium的中断 2.11 Pentium的保护技术 2.12 Pentium系列微处理器的技术发展 2.13 Itanium微处理器概述 第二章 16位和32位微处理器 2.7 Pentium的主要信号 * 第二章 16位和32位微处理器 第二章 16位和32位微处理器 * * * * 8088，8位数据线，16位地址线。8位数据线和前8位地址线合用。 8086，16位数据线，16位地址线。数据线和地址线完全分时合用。 80186/80188与上面一样。 80286，16位数据线，24位地址线。数据线和地址线是完全分开的。 80386，32位数据线，32位地址线。数据线和地址线是完全分开的 （其中80386SX像80286）。 80486，32位数据线，32位地址线。数据线和地址线是完全分开的。 Pentium，64位数据线，32位地址线。数据线和地址线是完全分开的。 Pentium Pro，64位数据线，36位地址线。数据线和地址线是完全分开的。 1. 地址线及控制信号 l A31～A3 地址线。 l AP 地址的偶校验码位。 l ADS 地址状态输出信号，有效启动一个总线周期 l A20M A20以上的地址线屏蔽信号。 l APCHK 地址校验出错信号。? 2.7 Pentium的主要信号 1. 地址线及控制信号 l A31～A3 地址线。 l AP 地址的偶校验码位。 l ADS 地址状态输出信号，有效启动一个总线周期 l A20M A20以上的地址线屏蔽信号。 l APCHK 地址校验出错信号