第八章时序逻辑电路的分析与设计讲解.ppt

第8章 时序逻辑电路的分析与设计 8.1 时序逻辑电路的组成及功能描述方法 时序逻辑电路输入输出信号之间的逻辑关系 时序逻辑电路的时钟方程 同步时序电路：所有触发器采用同一时钟，触发器的状态变化同时发生。 异步时序电路：触发器采用的不是同一时钟，触发器的状态变化不是同时发生。 8.1 时序逻辑电路的分析 例1 分析下图的同步电路逻辑功能。 例2 判断电路的逻辑功能，X为串行输入数字序列。 例3 分析下图的异步电路逻辑功能。 8.2 用SSI电路芯片设计时序电路 例1 设计一个3相6态控制电路，电路初态定为000，控制信号K=0时，电路状态正向循环，K=1时反向循环。 例2 设计一个有进位输出的同步十进制加法计数器。 例3 设计一个数据检测电路，当串行输入X中连续出现101时电路把另一个串行输入Y的当前状态输出，否则输出为低电平。响应序列如下： 输入 X=0 1 0 1 1 0 1 0 0 1 1 1 0 1 0 1 1 1 1 0 …… 输入 Y=1 1 1 1 0 1 1 1 1 0 1 0 1 0 1 1 1 1 0 1 …… 输出 Z=0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 …… 8.3 用MSI/LSI电路芯片设计时序电路 8.4 寄存器和移位寄存器 8.4.1 寄存器 寄存原理 ：（以D触发器为例） 8.4.2 移位寄存器 一、单向移位寄存器（右移） 3、工作过程 二、双向移位寄存器 三、移位寄存器的用途 8.5 计数器 二、同步二进制加法计数器 3、状态转换图 4、同步加法计数器、同步减法计数器波形图 三、同步十进制加法计数器 5、电路图（参见书图8.3-7） 五、预置数和清零 1、同步预置数电路 2、异步预置数电路 3、清0电路 第9章 可读/写存储器 一、随机读/写存储器（RAM） 3、地址和地址译码器 二、顺序读/写存储器（SAM） — 略 4、问题 单向左移移位寄存器的电路结构是怎样的？ 用JK触发器怎样构成单向移位寄存器？ 输出电路 六、MSI计数器电路 * * 主要内容： 摩尔型电路的设计与分析（计数器、信号发生器等） 米里型电路的设计与分析（数据检测器、程序控制器等） 时序逻辑电路组成：记忆单元触发器、组合电路（可无） 组合逻辑电路 触发器 X1 Xm Y1 Yn Q1 Qk Z1 Zj 图8.1-1 时序逻辑电路的一般模型 Y=F1[X , Q] 输入方程 Z=F2[X , Q] 驱动方程 Q =F3[Z , Q ] 状态方程 n+1 n 其中： X= , Y= , Z= , Q= X1 X2 Xm Y1 Y2 Yn Z1 Z2 Zj Q1 Q2 Qk 摩尔电路：无输入信号X 米里电路：有输入信号X CP=F4[ X，Q，CP ] 分析步骤： 由时钟CPi判断电路是同步电路还是异步电路； 写出各触发器的驱动方程（控制输入方程）； 将驱动方程带入触发器的特征方程，求得触发器的新状态方程； 写出电路的输出方程； 有触发器的新状态方程、输出方程列出电路的状态转换表（状态转换表）或时序图； 判断电路的逻辑功能。 设计步骤： 根据实际问题，确定输入/输出变量及电路所需状态数； 状态编码，并画出电路的状态转换图； 触发器选型，画出状态转换卡诺图，求触发器的状态方程、驱动方程和电路输出方程； 检查电路自启动性； 画电路逻辑图。 寄存器 —— 能够寄存数据的电路。 静态寄存器：用0、1电平表示输出状态 动态寄存器：用脉冲有无表示输出状态 寄存器或移位寄存器功能特点： 只能对一个或多个字长的数据进行暂存，主要用于运算过程的中间暂存，断电后数据自行消失。 只要具有置1、置0功能的触发器都可用作数据寄存器。 1D C1 1D C1 1D C1 D0 D1 D7 Q0 Q1 Q7 1 1 1 EN EN EN 1 1 LE OE Q Q Q LE：装数脉冲 OE：允许输出脉冲 三态输出8位寄存器 ● ● ● ● 移位寄存器由若干触发器级链而成，前级的输出作为后级的输入，所有触发器共用一个时钟。可以由边沿触发器构成，也可由主从触发器构成。 移位寄存器分为单向移位寄存器和双向移位寄存器。 1、电路结构 2、逻辑关