数电ch04-b.ppt

*/84 3 集成数值比较器 74HC85 (1. ) 集成数值比较器74HC85的功能 74HC85的引脚图 74HC85是四位数值比较器 ，其工作原理和两位数值比较器相同。 74HC85的示意框图 */84 输 入 输 出 A3 B3 A2 B2 A1 B1 A0 B0 IAB IAB IA=B FAB FAB FA=B A3 B3 × × × × × × H L L A3 B3 × × × × × × L H L A3 = B3 A2 B2 × × × × × H L L A3 = B3 A2 B2 × × × × × L H L A3 = B3 A2 = B2 A1 B1 × × × × H L L A3 = B3 A2 = B2 A1 B1 × × × × L H L A3 = B3 A2 = B2 A1 = B1 A0 B0 × × × H L L A3 = B3 A2 = B2 A1 = B1 A0 B0 × × × L H L A3 = B3 A2 = B2 A1 = B1 A0 = B0 H L L H L L A3 = B3 A2 = B2 A1 = B1 A0 = B0 L H L L H L A3 = B3 A2 = B2 A1 = B1 A0 = B0 × × H L L H A3 = B3 A2 = B2 A1 = B1 A0 = B0 H H L L L L A3 = B3 A2 = B2 A1 = B1 A0 = B0 L L L H H L 4位数值比较器74HC85的功能表 */84 用两片74HC85组成8位数值比较器（串联扩展方式）。 高位片 低 4 位 高 4 位 输出 2. 集成数值比较器的位数扩展 输入:A7 A6A5A4A3 A2A1A0、 B7B6B5B4B3 B2B1B0 输出: F B A F B A F B A = 低位片 */84 用两片74HC85组成16位数值比较器（串联扩展方式）。 高位片 输出 低位片 B12A12~B15A15 B8A8~B11A11 B4A4~B7A7 B0A0~B3A3 在位数较多且要满足一定的速度要求时采取并联方式，它比串联扩展方式工作速度快。 */84 用74HC85组成16位数值比较器的并联扩展方式。 B3A3~B0A0 B7A7~B4A4 B11A11~B8A8 B15A15~B12A12 输出 */84 4.4.5算术运算电路 1 1 0 1 1 0 0 1 + 0 1 1 0 1 0 0 1 1 @在两个1位二进制数相加时，不考虑低位来的进位的相加 ---半加 @在两个二进制数相加时，考虑低位进位的相加 ---全加 加法器也因此分为半加器和全加器两种。 半加器 全加器 1、半加器和全加器 两个4 位二进制数相加: */84 （1） 1位半加器（Half Adder） 不考虑低位进位，将两个1位二进制数A、B相加的器件。 半加器的真值表 逻辑表达式 逻辑图 1 0 0 0 C 0 1 1 1 1 0 1 0 1 0 0 0 S B A 半加器的真值表 C = AB 图4.5.1（b） B A B A S + = */84 （2） 全加器（Full Adder） 1 1 1 0 1 0 0 1 1 0 0 1 0 1 0 0 全加器真值表 全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。 1 1 1 0 1 1 1 0 1 0 0 1 1 1 0 0 1 0 1 0 0 0 0 0 Ci Si Ci-1 Bi Ai 逻辑表达式 */84 逻辑表达式（用与或非门实现） 采用包围0的方法进行化简得 ： 逻辑图 逻辑符号 */84 用尽少的门电路组成全加器 逻辑图 逻辑表达式 如何用两个半加器加上合适的逻辑门构成一个全加器？ */84 （1）串行进位加法器 如何用1位全加器实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 =? 低位的进位信号送给邻近高位作为输入信号，任一位的加法运算必须在低一位的运算完成之后才能进行。串行进位加法器运算速度不高。 2、多位数加法器 1 1 0 1 1 0 0 1 + 0 1 1 0 1 0 0 1 1 */84 定义两个中间变量Gi和Pi ： Gi= AiBi （2）超前进位加法器 提高运算速度的基本思想：设计进位信号产生电路，在有每位的加数和被