原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
苏州科技学院《计算机组成原理B》实验报告
《计算机组成原理B》
实 验 报 告
学 院： 电子与信息工程学院
专 业： 计算机科学与技术
班级学号：
学生姓名：
指导老师：
实验日期：2014.4.28 成绩评定：____________
实验名称： 运算部件实验：加减法器设计 实验内容：
启动Quartus II，可以采用图形化设计，也可以采用VHDL语言编程设计。然后进行编译调试，最后运行仿真模拟，查看仿真结果。采用图形化设计时先设计CAS单元，然后使用CAS单元设计四位加减法器。查看仿真结果时要考虑四种情况：加法、减法、正溢、负溢。还可以尝试AB均为正、AB均为负、A为正B为负、A为负B为正时候的加减法。
1、一位全加器的实现
2、一位可控加减法单元CAS的设计
3、四位加减法器设计
实验目的：
熟悉用Quartus II进行逻辑电路设计的方法。
通过4位加减法器的设计，掌握加减法器的基本原理。
VHDL程序或图形设计电路图：
1.一位全加器的VHDL程序CAS
2.一位可控加减法单元CASDY的设计VHDL程序
3.四位加减法器设计的设计VHDL程序
仿真结果与分析：
1.一位全加器的CAS仿真结果
2.一位可控加减法单元CASDY的仿真结果
3.四位加减法器设计的仿真结果
心得体会：
掌握了如何使用Quartus II创建部件图、波形示例图、仿真部件图以及如何利用生成的报告分析部件的功能结果，如：一位全加器的实现，一位可控加减法单元CAS的设计，四位加减法器设计。
实验日期：2014.5.5 成绩评定：____________
实验名称： 运算部件实验：并行乘法器实验 实验内容：
启动Quartus II，可以采用图形化设计，也可以采用VHDL语言编程设计。然后进行编译调试，最后进行仿真模拟，查看仿真结果。
不带符号的阵列乘法器
带符号的阵列乘法器
设计一个5位求补器。
设计一个5(5的不带符号的阵列乘法器。
设计一个6(6的带符号的阵列乘法器。
实验目的：
1. 掌握原码并行乘法器的基本原理。
2. 掌握带求补器的补码阵列乘法器的基本原理。 VHDL程序或图形设计电路图：
1.一位加减法单元CASDY的设计VHDL程序
2.不带符号的阵列乘法器的设计VHDL程序
3.求补器的设计VHDL程序
4.5*5位带符号的阵列乘法器设计VHDL程序
仿真结果与分析：
一位加减法器仿真结果
乘法器仿真结果
带求补器的乘法器仿真结果
心得体会：
掌握了如何使用Quartus II创建部件图、波形示例图、仿真部件图以及如何利用生成的报告分析部件的功能结果，如：不带符号的阵列乘法器带符号的阵列乘，法器，设计一个5位求补器，设计一个5*5的不带符号的阵列乘法器，设计一个6*6的带符号的阵列乘法器。
实验日期：2014.5.19 成绩评定：____________
实验名称： 时序部件实验 实验内容：
设计如图7-6所示的节拍脉冲发生器。
设计如图7-4所示的带启停电路的时序电路。
实验目的：
加深理解计算机控制器中，时序控制部件的基本组成和工作原理。
掌握启停逻辑电路、节拍脉冲发生器的工作原理及设计方法。
了解启停逻辑电路、节拍脉冲发生器等电路的结构特点。 VHDL程序或图形设计电路图：
4相节拍脉冲发生器原理图
4相节拍脉冲发生器波形文件
时序部件原理图
仿真结果与分析：
时序部件波形文件
4相节拍脉冲发生器仿真结果
时序部件仿真结果
心得体会：
掌握了如何使用Quartus II创建部件图、波形示例图、仿真部件图以及如何利用生成的报告分析部件的功能结果，如：设计如图7-6所示的节拍脉冲发生器。设计如图7-4所示的带启停电路的时序电路。
图7-7 节拍信号形成过程
图7-6 移位寄存器构成的4相节拍脉冲发生器
文档评论（0）