(课设翻译.docVIP

3.5时序逻辑时序 3.5.2系统定时 时钟周期或周期时间TC，是一个上升沿之间的时间重复的时钟 从三十年当一个作者的“ 信号。它的倒数1/TC，是时钟频率。在其他条件相同时， 家庭买了一台苹果II吗 增加时钟工作频率，一个数字系统可以每单位时间完成。 计算机到现在的时间写作， 频率单位为赫兹（Hz）或每秒周期单位来衡量：1兆赫(MHZ)= 微处理器时钟频率有从1 ,和1千兆赫（GHz）=。 MHz提高到几个GHz的一 图3.36 （a）表示在一个同步时序的通用路径电路的时钟 个因素超过1000个。这种 周期。我们希望计算，在上升沿时钟，寄存器R1产生输入（或 加速部分地解释了革命， 输出） Q1 。这些信号输入的组合逻辑块产生D2 ，输入（或 tionary改变电脑在社会上 输出）到寄存器R2 。在图3.36的时序图（b）所示，每个输出信 取得了。 号可以启动它的输入后污染延迟的改变改和稳定到最终值内之后的 传播延迟等输入平息。灰色箭头表示通过污染延迟R1和组合逻辑， 蓝色箭头代表丙通过R1 agation延迟和组合逻辑。我们分析时序约束 就建立和保持第二时间注册 R2 。 建立时间约束 图3.37是表示最大延迟的时序图只通过该路径或该蓝色箭 头表示