QuartusII 基础应用向导培训教程文件.pptVIP

1 基础应用向导 1.创建工程  1.1 打开建立新工程管理窗。选择菜单 File → New Project Wizard,图1.1出现后，点击 Next 。 1.2 工程目录、工程名字、顶层实体名的设定。完成图1.2设置后点击 Next 。 1.3 加入设计文件到工程中。因我们先创建工程后再创建或加入设计文件，可跳过此步骤，点击 Next 。 1.4 选择目标芯片。在Family栏选择Cyclone芯片系列，接着选择此系列的具体芯片EP1C6Q240C8。EP1C6表示Cyclone系列及此器件的规模；Q表示PQFP封装；C8表示速度级别。分别选择Package为PQFP；Pin为240和Speed为8，完成图1.4设置后点击 Next 。 1.5 工具设置，图1.5有三项选择为None,表示选择默认，即选择QuartusII自带的所有设计工具，完成后点击 Next 。 1.6 结束设置，列出了此工程项目此前设定相关的设置情况，若检查无误可点击 Finish ，否则点击 Back 返回修改。 工程已设定，并出现cnt10的工程管理窗口。若关闭后再打开该工程，请启动QuartusII软件，选择 File → Open Project, 然后选 D:\project1\cnt10.qpf 进入工程。 2.原理图设计输入   绘制能完成特定功能的电路原理图。本例子通过一个2位十进制时钟可控计数器，介绍基于QuartusII的原理图输入设计方式。  所用的元件包括： 一个直流电源 VCC  一个双计数器 74390 一个2输入与门 AND2 一个4输入与门 AND4 一个6输入与门 AND6 四个反相器 NOT 数个输入输出端口 INPUT、OUTPUT 2.1 建立原理图源文件编辑窗。打开工程cnt10，选择菜单 File → New,在图2.1中选择 Design Files → Block Diagram/Schematic File,完成后点击 OK 。 选择 Block Diagram/Schematic File 后，即可在图2.2的原理图编辑窗中输入所需电路元件 。 2.2 编辑构建电路图。双击原理图编辑窗，将出现元器件输入对话框（图2.3），在Name框内键入双计数器74390 （其真值表可参考图2.4），然后单击 OK 便将双计数器74390调入原理图编辑窗中。 以同样方法调入其它元器件，并直接用鼠标按所需的逻辑功能连接起来，如图2.5所示。注意文件存盘 File → Save。 2.3 编辑构建电路图。  图2.5的电路构成了2位十进制时钟可控计数器。输出信号COUT是高位计数进位信号，而COUT1是低位计数进位信号；q[7..0]是此计数器的输出总线，表示8根单线：q[7]，q[6]，…，q[0]。双击元件74390，可以看到内74390的内部结构。 图2.5中，74390连接成两个独立的十进制计数器。时钟信号CLK和使能信号enable一起通过一个与门接入到时钟输入端1CLKA：当enable=‘1’时允计数；enable=‘0’禁止计数。CLR是计数器的清零信号。 计数器1的4位输出q[3]，q[2]，q[1]，q[0]并成总线表达方式q[3..0] ，通过两个反相器和一个4输入与门构成进位信号。当计数到9（1001）时，输出进位信号COUT1。此进位信号进入第二个计数器时钟输入端2CLKA。 计数器2的4位输出是q[7]，q[6]，q[5]，q[4]并成总线输出信号q[7..4] 。通过两个反相器和一个6输入与门构成整个计数器的进位信号，由COUT输出。 2.4 编译前设置。选择菜单 Assignments → Devices。1）确定目标芯片为 EP1C6Q240C8 等设置，如图2.6。（此设置已在创建工程时设定） 2）选择配置器件的工作方式。单击图2.6的中的 Device Pin Options ,进入选择窗（图2.7），在 General 页的 Options 栏中选中 Auto-restart configuration after error ，使对FPGA的配置失败后能自动重新配置，其它保留默认设置。 3）选择配置器件和编程方式。在 Device Pin Options 窗选 Configuration 页，（图2.8 ），在 Generate compressed bitstreams 处选择钩，表示对编程配置文件能在压缩下载到配置器件中。对