数字钟报告.doc

数字逻辑电路专题实验报告 ——多功能数字钟设计 班级： 姓名： 学号： 日期： 2015-12-31 目录 一．实验目的 2 二．设计项目实现的目标 2 三．项目设计概要 2 1. 项目整体设计概述： 2 2. 项目设计特点： 3 四．系统设计方案 3 1. 系统功能结构示意图 3 2. 功能模块说明 3 时钟及校准模块 3 准点报时电路： 8 闹钟模块： 9 总电路： 11 五．测试结果及分析 12 六．项目总结 13 七．结束语 13 一．实验目的 数字逻辑电路专题实验是对“数字逻辑”课程内容的全面、系统的总结、巩固和提高的一项课程实践活动。根据数字逻辑的特点，选择相应的题目，在老师的指导下，由学生独立完成。目的是通过实验使学生掌握数字逻辑电路设计的基本方法和技巧，正确运用Quartus软件及实验室多功能学习机硬件平台，完成所选题目的设计任务，并掌握数字逻辑电路测试的基本方法，训练动手能力和思维方法。通过实验，一方面提高运用数字逻辑电路解决实际问题的能力，另一方面更深入的理解所学知识，为以后的计算机硬件课程的学习奠定良好的基础。 二．设计项目实现的目标 设计实现一个数字式多功能电子钟，内含整点报时，时间校准，设置闹钟等功能。其中电子钟采用24小时的时分秒格式计时，由LED七段数码管显示，整点时蜂鸣器响起20s。由设置时间开关打开时可以设置时间，此时时钟暂停，由三个按键分别调整时分秒，调整完毕关闭设置时间开关时钟恢复运行。定时闹钟，由按键输入分钟时间，闹钟设定时间由LED灯按BCD码格式显示，设定闹钟时不影响时钟运行，当时钟到达指定分钟时蜂鸣器响起1min，整个电路采用模块化的设计法案。 三．项目设计概要 1. 项目整体设计概述： 整个电子钟分为三个功能模块：计时及校准模块，准点报模块和闹钟模块。计时及校准模块由实验板时钟控制按秒分时的格式计时，即由两个模60计数器和一个模24计数器组成计时器，产生24位时间信号输出到实验板的6个七段数码管显示；调时开关有效时时钟暂停，外部时钟信号不可用，可以分别由三个按钮产生脉冲信号输入计数器的时钟端，进而设置秒分时，调时开关无效时时钟恢复运行，三个按钮不可用。准点报时在准点时蜂鸣器响起20s,由准点报时 2. 项目设计特点： 整个项目设计采用了模块化的设计思想，将整个电路功能拆分成三个模块，便于设计和分开调试。 四．系统设计方案 1. 系统功能结构示意图 2. 功能模块说明 时钟及校准模块 输入：实验板时钟信号（频率1Hz），实验板高低电平输出控制开关（1个），实验板无抖动脉冲输出键（3个）。 输出：时分秒的BCD码输出，每个数字4个输出，共3*2*4=24个输出端 模块的设计： (1)产生秒、分时间,模 产生秒，分的电路为一模60计数器，由两片74163计数器级联组成。第一片74163的时钟端接频率为1Hz的时钟信号，在0~9计数满5计数满5 秒、分计时电路图如下： (2)产生小时时间,模 产生小时时间的电路为一模24计数器，同样由两片74163计数器级联组成。第一片74163的时钟端接上一级分钟计时电路的清零输出信号，在0~9计数满12计数9时置位信号有效，第二片监测到2时置位信号有效。同时，当监测到数字23时，两块计数器的置位信号均有效。 小时计时电路图如下： (3)时间校准模块 )置于高电平通过与门使全部时钟输入被关闭，而三个按键输入(SET_sec,SET_min,SET_hour)分别接入秒分时三个时钟计数模块的时钟输入端。按一下按键，产生一个时钟脉冲输入，于是相应时间实现加一计数。调时开关ENSET置于低电平时部时钟正常输入，而三个按键输入被关闭。 设置秒钟的电路图如下： 设置时间的部分电路图如下： (4)最终完成的时钟模块电路图 (5)封装完成的时钟模块图： 准点报时电路： 输入：时间计数器的各位输出信号 输出：蜂鸣器使能信号。 功能：当时钟到达准点时,如12:00:00时蜂鸣器响起，响到12:00:20。 电路设计： 其规律为在报时的这段时间里，分钟位的输出全为0，秒的十位数的BCD码的最低位也为0，故使用一个12输入与门即可实现检测控制在准点之后的20s内蜂鸣器使能。 准点报时的电路图如下： 闹钟模块： 输入：实验板BCD码输出控制键(两组)，时钟模块的分钟输出信号，寄存器时钟输入(接实验板时钟信号4HZ)。 输出：经译码的14位闹钟的分钟时间，输出到实验板的LED七段数码管(不带译