数字集成电路CAD.doc

福州大学物信学院 《数字集成电路设计》 课内实验报告 实验题目: 数字集成电路设计 姓 名： 李 睿 学 号： 111200614 专 业： 微电子学 年 级： 2012 指导老师： 王仁平 实验时间： 实验1 ：Virtuoso原理图编辑和仿真 一、 实验目的： 创建一个工艺库。 掌握电原理图（schematic）设计输入方法。 熟悉仿真设置。 二、实验器材 实验软件：Cadence 软件IC5141 实验使用工艺： smic 0.18um CMOS工艺 三、 实验内容及波形 Virtuoso原理图编辑和仿真。 启动Cadence定制工具dfII 在dfII的tools菜单下启动library manager工具，可帮助我们管理库中的设计数据 建立自己的Design Lib 原理图输入，创建新的Schematic 建立了设计库，并把设计库附加到工艺库上，则可以在设计库中开始设计 CIW-File-New-Cellview 弹出“Create New File”对话框 添加元件并编辑属性 analogLib中的电源与全局节点 电路图中的电源和全局节点选用analogLib中的元件，其他元件 选自SMIC18MMRF 添加Pin 创建反相器的符号图Symbol Inv的仿真 在设计库中新建一个原理图test_inv，作为仿真的电路，在其中例化inv，并增加激励源，我们要通过spectre仿真观察inv对激励信号的输出响应是否满足设计要求 画出的原理图如下图所示： 启动Analog Design Environment窗口 Schematic窗口：Tools-Analog Environment 传真设置 Simulator设置: Analog Design Environment窗口中 求反相器的开关阈值 输出结果的显示 Output-To Be Plotted-Select On Schematic 运行仿真 simulation- Netlist And Run 仿真结束，显示波形 这是反相器的直流扫描的波形，是输出电压在不同输入电压下的电平值，即我们在cmos课中学习的反相器的输入输出特性曲线 求阈值电压为VDD/2时，确定pmos管和nmos的尺寸 调整pmos管和nmos管的尺寸比例，增加P管的W，反相器阈值电压增加。 最后设定P管：W=1u，L=180n N管：W=220n，L=180n 测试有负载（另一个相同反相器）和无负载时的传播延时。用瞬态分析来观察输入和输出波形。将V2的直流源改为vpulse（脉冲源）。 激励： 无负载，上升下降延时为500p时的 tplh和tphl Tphl： Tphl=100ps Tplh: Tplh=40ps 有负载时， 负载时反相器的电路图： 测上升下降时间： Tphl=100ps Tplh=70ps 环振 衡量一个门的tp，以便在同等的基础上对工艺进行评判。用5个反相器连成的环状链构成，振荡周期T=2*tp*N，测量振荡周期和反相器的传播时间tp。 实验总结 通过这次ic5141仿真反相器的上机实验，收获颇多。 第一、我更加熟悉了cadence仿真环境的使用，对IC5141更加的熟练。这将对我以后再做其它实验奠定了良好的基础。 第二、以前只在课堂上听老师讲授那些反相器的原理和输出曲线等，但自己的意识当中对反相器的工作还是很疑惑，在做完这个仿真实验后，才恍然大悟，加深了对反相器的理解 第三、反相器是我们学习数字集成电路的桥梁，我们后续将会用它进行许多的设计，所以这次实验的重要度是很高的，这次实验当做一个基础应当予以重视。 实验2:组合逻辑电路设计 一、实验目的： 1、熟悉组合逻辑电路原理图设计输入方法、熟悉仿真设置 2、利用仿真结果，确定组合逻辑电路原理图的传播延时间，并调整管子尺寸优化传播延时间。 二、实验器材 实验软件：Cadence 软件IC5141 实验使用工艺： smic 0.18um CMOS工艺 三、实验内容及波形