数字逻辑设计及应用本科2答案.doc

电子科技大学网络教育考卷（B卷） (20 年至20 学年度第 学期) 考试时间 年 月 日(120分钟) 课程 数字逻辑设计及实践（本科） 教师签名_____ 大题号 一 二 三 四 五 六 七 八 九 十 合 计 得 分 一、填空题(每空1分，共20分) 1、请完成如下的进制转换：10110.112= 26.6 8= 22.75 10= 16.C 16； 2、28.510= 11100.1 2= 34.4 8= 1C.8 16=0101 8421BCD 3、某带符号的二进制数的反码是1010101，则该数对应的原码是 1101010 ，补码是 1101011 ； 4、A⊕B= AB/+A/B ；(A⊕B)/= AB+A/B/ ； 5、正逻辑和负逻辑之间的关系是 对偶 ； 6、请问图1-6的逻辑为：Y= A/ ； 7、已知某集成门电路输出和输入的高电平的最小值分别为；输出和输入的低电平最大值分别为：；请问该门电路高电平的直流噪声容限= ；低电平的直流噪声容限= ； 8、某状态机的状态数为129，请问至少需要 8 位编码才能完成； 9、如果要从多路输入数据中，选出一路作为输出，应采用 数字选择 器来实现； 10、如果要比较两个二进制数的大小，应采用 比较器 器来实现； 11、如果待实现的时序状态机中存在状态循环圈，应采用 计数器 器来实现； 12、同时具备置0、置1、保持和反转的触发器是 JK 触发器； 二、选择题（每题1分，共10分） 将十进制运算（-125-3）转换成带符号的8位（包括符号位）二进制补码运算，其结果为： ①. ②. ③. ④.2、请问下列逻辑中，与(A·B)/相同的逻辑是 ； ①. A/+B/ ②. A+B ③. A·B ④. A/·B/ 3、已知逻辑F(ABC)=Σm (1,3,5,7)，则下面的描述为正确的是： ①. F(ABC)=ПM (0,2,4,6) ②. F=C ③. FD=Σm (0,2,4,6) ④. F=A+B 4、要实现8选1的数据选择器，则地址输入（选择输入）和多路数据端得个数分别为： ①. 8、3 ②. 3 、8 ③. 8、8 ④. 3、3 5、如果实现5-32的译码器电路，需要 个74138（3-8译码器）来实现： ①. 2 ②. 3 ③. 4 ④. 8 6、要实现256进制（模为256）的二进制计数器，需要 个74163（4位二进制加计数器）来实现 ①. 2 ②. 3 ③. 8 ④. 16 7、要实现有效状态数为8的环形计数器，则所需移位寄存器中的触发器个数为： ①. 8 ②. 4 ③. 3 ④. 2 8、如果用触发器和门电路来实现12进制的计数器，则至少需要 个触发器： ①. 2个 ②. 3个 ③. 4个 ④. 5个 9、一个JK触发器的驱动方程为，则其逻辑功能与以下哪种触发器相同： ①. JK触发器 ②. SR触发器 ③. D触发器 ④. T触发器 10、下面关于移位寄存器型计数器的反馈函数的描述不正确的是： ①. 反馈函数输入输出到移位寄存器的串行输入端 ②. 反馈函数是现态的函数 ③. 反馈函数中可以有存储单元 ④. 反馈函数是个组合逻辑单元 三、判断题（每题1分，共10分） 1、存储单元是时序状态机不可缺少的组成部分；（ √ ） 2、7485为4位二进制比较器。如果二进制数A=B，则其输出必将是Y（A=B）有效；（Х ） 3、所有类型的触发器其状态更新都发生在时钟触发沿上；（Х ） 4、米利型时序逻辑的输出仅仅取决于当前现态的值；（Х ） 5、穆尔型时序逻辑的输出仅仅取决于当前现态的值；（ √ ） 6、异步时序逻辑电路中各个触发器所用的时钟触发沿不完全相同；（ √ ） 7、如果两个时序逻辑的状态转换关系以及所选择的触发器都相同，则其逻辑图也相同；（ Х） 8、时序逻辑可以没有输出，但